讨论计算机体系结构中的多级中断？

在多级中断中，处理器存在多个中断引脚。因此，当 CPU 从某些中断引脚获取中断请求时，可以识别中断。

此图显示了多级中断系统。

现在让我们讨论多级中断的过程流。当插入外部异步输入时，多级中断的逻辑控制如下 −

• 处理器完成其当前指令。
• 程序计数器的当前内容存储在堆栈中。
• 程序计数器加载有中断服务例程的地址。
• 程序执行到达从新程序计数器内容所指的内存位置获取的指令。
• 执行中断程序，直至执行返回指令。
• 一旦 RET 指令从堆栈中获取旧地址，它便将该地址放回程序计数器。这允许中断程序继续执行在其中断后紧跟的指令。

Ginni

更新于：2021 年 7 月 27 日

1K+ 次浏览

职业生涯起航

完成课程即可获取证书

开始学习