虚拟内存是从物理内存中划分出来的逻辑内存的一部分。当只有有限的物理内存可用时，此分区为程序员提供了更大的虚拟内存支持。虚拟内存可以给程序员一种错觉，即他们拥有非常大的内存，即使计算机的主内存很小。它使编程功能更容易，因为程序员不再需要担心可用的多个物理内存。虚拟内存的工作方式类似，但在内存层次结构中向上提升了一级。内存管理单元 (MMU) 在物理内存和某些逐渐存储设备（通常是磁盘）之间传输数据。此存储... 阅读更多

DMA 代表直接内存访问。它是一种硬件控制的数据传输方法。外部设备可以控制数据传输。外部设备创建进行数据传输所需的地址和控制信号。外部设备还使外围设备能够直接访问内存。控制数据传输的外部设备称为 DMA 控制器。DMA 数据传输有三种不同的模式，如下所示 -突发模式 - 在突发模式下，整个数据块在一个连续的序列中共享。由于 DMA 控制器被允许由系统总线访问... 阅读更多

分段是另一种分配内存的方法，可以代替或与分页结合使用。在其最纯粹的形式中，程序被分成多个段，每个段都是一个独立的单元，包括子程序或数据结构。与页面不同，段的大小可以变化。这需要 MMU 以与管理分页内存略有不同的方式管理分段内存。分段 MMU 包含一个段表来跟踪驻留在内存中的段。一个段可以在许多地址中的一个处创建，并且可以是任何大小，每个段表条目都应包含... 阅读更多

分页是一种存储结构，它使操作系统能够以页面的形式将进程从辅助存储器提取到主内存中。在分页方法中，主内存被分成称为帧的小固定大小的物理内存块。为了最大程度地利用主内存并防止外部碎片，帧的大小必须与页面的大小保持一致。分页将页面从交换磁盘更改为主内存的帧，因此处理器可以访问数据。任何页面都可以涉及任何... 阅读更多

在计算机中包含缓存内存的主要原因是通过减少访问内存所需的时间来提高系统性能。缓存性能的组成部分是缓存命中和缓存未命中。每次 CPU 访问内存时，它都会确定缓存。如果请求的数据在缓存中，则 CPU 访问缓存中的数据，而不是物理内存，这称为缓存命中。如果数据不在缓存中，则 CPU 从主内存访问数据。这称为缓存未命中。平均内存访问时间 TM 是... 阅读更多

IEEE 制定了 IEEE 754 浮点标准。此标准定义了格式集和操作模式。所有符合此标准的计算机都将始终计算相同计算的相同结果。此标准未指定用于执行计算的算术过程和硬件。例如，无论 CPU 使用移位加法硬件还是 Wallace 树来乘以两个有效数字，它都可以满足标准。IEEE 754 标准指定了浮点数的两种精度。单精度数有 32 位 - 1 位用于符号，8 位用于指数，23 位用于有效数字。有效数字还包括... 阅读更多

在本节中，有两种方法可以利用这种冗余来减少控制单元所需的微指令数量。第一种方法使用微子程序将重复的微操作组合成单个微指令块，这些块由两个或多个执行例程访问。另一种方法使用微代码跳转访问由两个或多个例程共享的微指令。微子程序就像高级和汇编语言代码使用子程序一样，微排序器也可以使用微子程序。与高级代码一样，微排序器使用微子程序用于在微代码中的多个例程中执行的动作序列。... 阅读更多

在垂直微代码中，每个微指令都进行编码，即位字段可以通过中间组合逻辑，进而为内部 CPU 组件（ALU、寄存器等）创建实际的控制信号。在垂直微代码中，微操作被分组到字段中，以便在任何状态下，字段中最多只有一个微操作处于活动状态。然后，将唯一字段值分配给字段中的每个微操作。例如，具有八个不同微操作的字段需要 3 位，从 000 到 111 的每个值都将分配给八个微操作之一。微操作字段位是... 阅读更多

在水平微代码中，每个微操作在每个微指令中都由一位表示。水平微代码通常包含在一个相当宽的控制存储器中，每个字为 56 位或更多的情况并不少见。在排序器时钟的每次点击时，都会读取一个微代码字，对其进行解码，并用于控制构成 CPU 的功能组件。微操作及其助记符显示在表中。非常简单的 CPU 的微操作及其助记符助记符微操作ARPCAR←PCARDRAR←DR[5….0]PCINPC←PC+1PCDRPC←DR[5…0]DRMDR←MIRDRIR←DR[7…6]PLUSAC←AC+DRANDAC←AC ^ DRACINAC←AC+1由于有九个微操作，因此每个微代码字需要 9 位来表示它们，每个微操作 1 位。... 阅读更多

微程序序列是微程序控制单元的通用构建块。微程序排序器的主要目标是向控制存储器显示一个地址，以便可以读取和执行微指令。排序器的下一个地址逻辑决定要加载到控制地址寄存器中的特定地址源。该图显示了简单微排序器的布局。只有两个可能的下一个地址被使用 - 操作码映射和绝对跳转。获取周期的最后状态 FETCH3 转到四个执行例程之一。这必须... 阅读更多