分段是另一种内存分配方法，可以替代或与分页一起使用。在其最纯粹的形式中，程序被分成多个段，每个段都是一个独立的单元，包括子程序或数据结构。与页面不同，段的大小可以变化。这要求MMU以与管理分页内存有所不同的方式来管理分段内存。分段MMU包含一个段表来跟踪驻留在内存中的段。段可以在许多地址中的一个地址创建，并且可以是任何大小，每个段表条目应该包含……阅读更多

分页是一种存储结构，它使操作系统能够以页面的形式将进程从辅助存储器提取到主存储器。在分页方法中，主内存被分成小的固定大小的物理内存块，称为帧。为了最大限度地利用主内存并防止外部碎片，帧的大小必须与页面的大小相同。分页将页面从交换磁盘更改为物理内存的帧，因此处理器可以访问数据。任何页面都可以涉及任何……阅读更多

在计算机中包含缓存内存的主要原因是通过减少访问内存所需的时间来提高系统性能。缓存性能的组成部分是缓存命中和缓存未命中。每次CPU访问内存时，它都会确定缓存。如果请求的数据在缓存中，则CPU访问缓存中的数据，而不是物理内存，这就是缓存命中。如果数据不在缓存中，则CPU从主内存访问数据。这就是缓存未命中。平均内存访问时间TM是……阅读更多

IEEE开发了IEEE 754浮点标准。此标准定义了格式和操作模式集。所有符合此标准的计算机都将始终为相同的计算计算相同的结果。此标准未指定用于执行计算的算术过程和硬件。例如，无论CPU使用移位加法硬件还是Wallace树来乘以两个有效位，它都可以满足该标准。IEEE 754标准指定了浮点数的两种精度。单精度数具有32位——1位用于符号，8位用于指数，23位用于有效数。有效数还包括……阅读更多

在本节中，有两种方法可以利用这种冗余来减少控制单元所需的微指令数量。第一种方法使用微子程序将重复的微操作组合成单个微指令块，这些微指令块由两个或多个执行例程访问。另一种方法是使用微代码跳转来访问两个或多个例程共享的微指令。微子程序就像高级和汇编语言代码使用子程序一样，微序器也可以使用微子程序。与高级代码一样，微序器使用微子程序来执行在微代码中多个例程中执行的动作序列……阅读更多

在垂直微代码中，每个微指令都被编码，即位字段可以穿过中间组合逻辑，这反过来又为内部CPU组件（ALU、寄存器等）创建实际的控制信号。在垂直微代码中，微操作被分组到字段中，使得在任何状态下，字段中最多只有一个微操作处于活动状态。然后，将唯一的字段值分配给字段中的每个微操作。例如，具有八个不同微操作的字段需要3位，从000到111的每个值都将分配给八个微操作之一。微操作字段位是……阅读更多

在水平微代码中，每个微操作在每个微指令中都由一位表示。水平微代码通常包含在一个相当宽的控制存储器中，每个字为56位或更多的情况并非例外。在每次点击排序器时钟时，读取一个微代码字，对其进行解码，并用于控制构成CPU的功能组件。微操作及其助记符显示在表中。非常简单的CPU的微操作及其助记符助记符微操作ARPCAR←PCARDRAR←DR[5….0]PCINPC←PC+1PCDRPC←DR[5…0]DRMDR←MIRDRIR←DR[7…6]PLUSAC←AC+DRANDAC←AC ^ DRACINAC←AC+1由于有九个微操作，因此每个微代码字都需要9位来表示它们，每个微操作1位……阅读更多

微程序序列是微程序控制单元的通用构建块。微程序排序器的主要目标是向控制存储器显示一个地址，以便可以读取和执行微指令。排序器的下一个地址逻辑决定要加载到控制地址寄存器中的特定地址源。该图显示了简单微序器的布局。只有两个可能的下一个地址被使用——操作码映射和绝对跳转。提取周期的最后状态FETCH3转到四个执行例程之一。这必须……阅读更多

微序器也被设计为有限状态机。考虑图中所示的通用微序器。寄存器存储一个值，该值对应于CPU状态图中的一个状态。它用作输入到微代码存储器的地址。该存储器输出微指令，即该地址的存储器位置的内容。微指令由几个位字段组成，可以将其分成两组。第一组是微操作。这些信号从微序器输出到CPU的其余部分。微指令的第二组位是……阅读更多

状态寄存器包含状态位。状态寄存器的位根据在ALU中执行的操作进行修改。该图显示了具有4位状态寄存器的8位ALU的框图。如果末尾进位C8为1，则进位(C)设置为1。如果C8为0，则C清零。如果最高位F7为1，则符号(S)设置为1。如果F7为0，则S设置为0。如果ALU的输出为0，则零(Z)设置为1，否则Z……阅读更多