MIPS R10000 是 R 系列处理器最新的架构。它实现了 MIPS IV 指令集架构 (ISA)，它是 MIPS III 的超集，例如 R8000 支持的指令集。在计划的 200 MHz 时钟频率下，这款四路超标量处理器具有 800 MIPS 的峰值性能。R10000 的特性R10000 具有以下主要特性：它是一个四路超标量处理器，最大调度率为五。它使用预解码。它有三个组保留站。操作数在指令调度前被获取。重命名是使用合并的架构和重命名… 阅读更多

ROB 代表重排序缓冲区。ROB 最初由 Smith 和 Pleszkun 于 1988 年提出。他们构思 ROB 来解决精确中断问题。ROB 是一个带有头指针和尾指针的环形缓冲区。头指针表示下一个可用条目的位置。指令按照严格的程序顺序写入 ROB。随着指令发出，每个指令依次被分配一个新的条目。只有当指令完成并且所有之前的指令都已完成时，该指令才能退休。这种方法确保指令严格按顺序退休。顺序一致性是… 阅读更多

加载和存储指令涉及影响处理器和内存的操作。在执行期间，加载和存储都必须首先等待它们的地址由 ALU 或地址单元计算。然后，加载可以访问数据缓存以获取请求的内存数据，然后将其提供给寄存器。然后，加载通常通过将获取的数据写入指定的架构寄存器来完成。存储有不同的执行模式。在收到生成的地址后，存储必须等待其操作数可用。与其他指令不同，存储被认为是… 阅读更多

指令执行的顺序一致性与两种技术相关：首先是指令完成的顺序；其次是由于加载和存储指令或其他指令的内存引用而创建内存的顺序，如图所示。处理器一致性表示指令完成与顺序指令执行的一致性。超标量处理器保持弱一致性或强一致性。弱处理器一致性意味着指令可以乱序完成，前提是没有满足数据依赖性。在这种情况下，只有在没有依赖关系时，处理器才能重新排序指令… 阅读更多

寄存器重命名的设计空间类似于货架。如图所示，它包含以下主要组件：寄存器重命名的范围、重命名缓冲区的布局、操作数获取策略和每个周期的重命名数量。寄存器重命名范围大多数第一代超标量处理器，如 PA 7100、Supersparc、α21064、R8000、Pentium 等都没有采用重命名。在部分重命名中，它仅限于特定指令类型或几种类型。例如 Power1 (RS6000)、Power2 和 Nx586。重命名缓冲区的布局重命名缓冲区的布局创建了真正的… 阅读更多

当指令并行执行时，它们将以非程序顺序完成。这里，指令是否按顺序或乱序发出或调度，或者是否使用货架都没有关系。关键在于，不相等的执行时间迫使指令乱序完成，即使它们是按顺序发出（和调度）的。然后，短的、“较新的”指令可以比长的、“较旧”的指令更早完成。因此，超标量指令导致指令的乱序完成。在这里，可以区分“完成”、“完成”和“退休”指令的术语。“完成”是指… 阅读更多

有四种不同的方法可以实现重命名缓冲区，例如使用合并的架构和重命名寄存器文件，使用单独的名称寄存器文件，或者在 ROB 或 DRIS 中保存重命名的值。在第一种方法中，重命名缓冲区与架构寄存器在类似的物理寄存器文件中执行，称为合并的架构和重命名寄存器文件。合并的寄存器文件必须提供足够数量的物理寄存器来实现架构和重命名寄存器。例如，Power1 为 32 个重命名寄存器提供了 40 个物理寄存器，而 R10000 则提供了 64 个… 阅读更多

重命名缓冲区的布局建立了重命名的实际框架。有三个基本组件：重命名缓冲区的类型和数量，以及用于访问重命名缓冲区的基本机制，如图所示。重命名缓冲区的类型选择的重命名缓冲区类型对重命名影响最大。它决定了实现的基本方法，因此它决定了指令的中间结果将写入或读取的位置。它可以指定为已经生成的中间结果，但… 阅读更多

触发器是逻辑门的应用。触发器电路可以持续地保持二进制状态（只要向电路供电），直到由输入信号引导切换状态。SR 触发器代表置位-复位触发器。置位-复位触发器包括两个 NOR 门和两个 NAND 门。这些触发器也称为 SR 锁存器。SR 触发器有两个输入：“置位”输入和“复位”输入。SR 触发器的两个输出是主输出 Q 及其补码 $\overline{Q}$。该图显示了 SR 触发器的电路图。真值… 阅读更多

锁存器是一种具有两个稳定状态的器件，这些状态是高输出和低输出。锁存器有一个反馈方向，用于保持数据。锁存器可以是存储器件，可以存储一位信息。它用于“锁住”数据并将其保存在所需区域。最常用的锁存器之一是 SR 锁存器。SR 锁存器SR 锁存器是一个异步器件。SR 锁存器不依赖于控制信号，而只依赖于 S 和 R 输入的状态。SR 锁存器可以通过互连… 阅读更多