计算机体系结构中的内部芯片组织是什么？

内部组织是线性的。该芯片具有三个地址输入和两个数据输出，以及 16 位内部存储器，构造为八个 2 位位置。三个地址位被解码以选择八个位置中的一个，但仅当芯片使能有效时才如此。如果 CE = 0，则解码器被禁用，并且不选择任何位置。

该位置单元的三态缓冲器被使能，允许数据移动到输出缓冲器。如果 CE 和 OE 都设置为 1，则这些缓冲器被使能，并且数据从芯片输出，因此，输出处于三态。

随着多个位置的改进，线性组织中所需的解码器地址的大小变得过高。可以使用多维解码来发明内存芯片。为了说明这种组织，请考虑图中所示的相同 8 x 2 ROM 芯片的二维组织。

此配置具有四行，每行四位，每行保存两个数据值。例如，ROM 的第一行包含地址 0 和 1 处的数据。每行中两个位置的两个高阶地址位相同。

这两个高阶地址位是从四行中的一行选择的，低阶地址位选择行中的两个位置之一。

在较大的内存芯片中，这种节省可能很重要。考虑一个 4096 x 1 芯片。线性组织将需要一个 12 到 4096 的解码器，其大小与多个输出成比例。

n 到 2ⁿ 解码器的大小据说为 O(2ⁿ)。如果芯片改为构建为 64 x 64 的二维阵列，则它将有两个 6 到 64 的解码器：一个用于选择 64 行之一，另一个用于选择行内的 64 个单元之一。解码器的大小与 2 x 64 成比例，或 O(2 x 2^n/2) = O($2^{\frac{n}{2}+1}$)。

Ginni

更新于：2021年7月24日

6K+ 次浏览

启动您的职业生涯

通过完成课程获得认证

开始