考虑到 8085 微处理器的 TACC，最早的数据输出时间

27128 由八进制线路驱动器 74LS244 从 8085AH 接收地址 A_13-8，其传播延迟为 12nS。27128 由 74LS373 八进制锁存器从 8085AH 接收地址范围 A_7-0，其传播延迟为 30nS。因此，27128 在 30nS 结束时接收地址范围 A_13-0。因此，数据只在 27128 的 D_7-0 引脚上输出 30nS + t_Acc = 30nS + 200nS = 230nS。

  在 ALS 套件中访问 27128 EPROM 所涉及的延迟。

 MR 机器周期的总线时序特性

阿琼·塔库尔

更新日期： 2019 年 7 月 30 日

123 次浏览

开启你的职业生涯

通过完成课程获取认证

开始学习