考虑 8085 微处理器的 TCE 的最早数据输出时间

74138 从 8085 处理器接收地址范围为 A15 至 A14，方法是通过八进制线路驱动器 74LS244，延迟 12nS。同时，IO/M* 信号通过 74LS244 从 8085 处理器接收。之后，CS* 信号由 3 至 8 解码器的 74LS138 接收到，延迟 22 纳秒。因此，27128 在 34nS 结束时接收 CS* 信号。因此，数据仅从 27128 的 D7 至 D0 引脚输出，为 34nS + tCE = 34nS + 200nS = 234nS。

 在 ALS 套件中访问 27128 EPROM 时涉及的延迟。

MR 机器周期的总线时序特性

更新于：30-7-2019

104 次浏览

开启你的 事业

完成课程获取认证

开始
广告