同步或时钟控制的 SR 触发器

---

在数字电子技术中，触发器是许多电子电路中使用的最基本的存储单元，用于存储 1 位信息。触发器基本上是一个具有两种稳定状态的双稳态多谐振荡器。

触发器由逻辑门的互连组成。然而，逻辑门本身不具有存储能力，但是当多个逻辑门以特定方式排列时，它们可以存储信息。此外，触发器是顺序逻辑电路最基本的构建块。典型触发器的框图如图 1 所示。

触发器具有一种或多种输入和两种输出，通常用 Q 和 Q' 表示，以及一个时钟输入。时钟输入用于触发触发器，使其能够改变其输出的状态。

有几种类型的触发器可用，例如 SR 触发器、JK 触发器、D 触发器、T 触发器。每种类型的触发器都具有其独特的特性和特性，适用于特定的应用。

同步触发器和异步触发器

其逻辑电路由时钟信号时钟/触发器的触发器被称为同步触发器。因此，即使其输入多次变化，在没有时钟信号的情况下，同步触发器的输出状态也不会改变。

另一方面，异步触发器是没有时钟信号的触发器，因此其输出在应用输入时会立即改变。

现在，让我们详细讨论时钟控制或同步 SR 触发器。

什么是时钟控制的 SR 触发器？

具有两个输入（即 S（置位）和 R（复位））的触发器类型称为SR 触发器。如果触发器的 S 和 R 输入在存在时钟脉冲时（即从低电平变为高电平或从高电平变为低电平）控制其输出，则称为时钟控制的 SR 触发器。由于时钟信号同步了 SR 触发器的操作，因此时钟控制的 SR 触发器也称为同步 SR 触发器。时钟控制或同步 S-R 触发器的框图如图 2 所示。

时钟控制或同步 SR 触发器的逻辑电路图如下所示（图 3）。

可以看出，该电路由四个 NAND 门组成。时钟信号连接到 NAND 门 C 和 D，输入 S 和 R 也应用于 NAND 门 C 和 D。NAND 门 A 和 B 互连形成触发器的存储电路。

时钟控制 SR 触发器的操作

时钟控制 SR 触发器的电路操作如下所述：

• 当不施加时钟信号时，SR 触发器电路保持非活动状态，触发器的输出没有变化。

• 当施加时钟信号时，触发器电路变为活动状态并按如下所述操作：

  • 当 S = 0 且 R = 0 时，NAND 门 C 和 D 的输出为 S' = 1 和 R' = 1。因此，NAND 门 A 和 B 的输出保持不变。这称为 SR 触发器的保持状态。

  • 当 S = 0 且 R = 1 时，NAND 门 C 和 D 的输出为 S' = 1 和 R' = 0，NAND 门 A 的输出为 0，NAND 门 B 的输出为 1。这称为 SR 触发器的复位状态。

  • 当 S = 1 且 R = 0 时，NAND 门 C 和 D 的输出为 S' = 0 和 R' = 1，NAND 门 A 的输出为 1，NAND 门 B 的输出为 0。这称为 SR 触发器的置位状态。

  • 当 S = 1 且 R = 1 时，NAND 门 C 和 D 的输出为 S' = 0 和 R' = 0，NAND 门 A 和 B 的输出都试图变为 1，这是不可能的。这称为 SR 触发器的禁止状态。

我们也可以用真值表的形式表达时钟控制 SR 触发器的操作，如下所示。这里，S 和 R 指定输入，Q_n 指定输出的当前状态，Q_n+1 指定输入变化和施加时钟脉冲后输出的状态。

输入			输出	注释
S	R	Qn	Qn+1
0	0	0	0	无变化/保持
0	0	1	1	无变化/保持
0	1	0	0	复位
0	1	1	0	复位
1	0	0	1	置位
1	0	1	1	置位
1	1	0	X	禁止
1	1	1	X	禁止

从时钟控制 SR 触发器的真值表中，我们可以直接写出其输出 Qn+1 的布尔表达式如下：

因此，SR 触发器的特性方程为：

$$Q_{n+1}=S+R'Q_{n}$$

时钟控制 SR 触发器的应用

时钟控制 SR 触发器用于以下应用：

• 数字计数器

• 存储和移位寄存器

• 数据存储单元

• 数据传输系统

• 分频电路等。

结论

时钟控制的 SR 触发器是一种顺序逻辑电路，用作数字系统中的 1 位存储器件。它有两个输入 S（置位）和 R（复位）。当 R 为高电平时，SR 触发器处于复位状态；当 S 为高电平时，SR 触发器处于置位状态；当 S 和 R 输入都为高电平时，SR 触发器处于禁止或无效状态；当 S 和 R 输入都为低电平时，SR 触发器处于无变化或保持状态。