我们使用汇编语言编写一个 8085 程序，仅用于使用逻辑控制器接口对 4 个变量的两个布尔表达式进行求值。程序的输出应该通过输入从 0000、0001……到 1111 变化来自动进行逻辑测试，只需按任意键即可。假设我们要计算以下布尔表达式。首先，布尔表达式的真值表如下表所示。PQRSXY000010000100001010001100010010010100011010011100100001100101101010101100110000110111111000111100PQRS 的输入连接到… 阅读更多

我们用汇编语言编写了一个 8085 程序，用于实现一个由逻辑控制器接口使用的十进制计数器。起始计数的输入必须通过完整的接口输入，此外我们还在接口上显示计数。让我们考虑一个关于这个的示例程序——接下来的程序应该始终包含一个无限循环，直到用户的输入包含一个仅针对端口 B 的两位二进制编码十进制值的有效值。之后，初始计数将通过… 阅读更多

我们使用一个逻辑控制器，它在工业中用于软件控制的过程。通常接受多个输入，这些输入执行一系列完整的算术和逻辑运算。生成的输出用于将过程保持在指定的期望限制内。可视化显示了任何时刻过程的状态。逻辑控制器接口并提供 12 条线的缓冲输出，这些输出只提供给用户指定的 12 条线缓冲输入。… 阅读更多

我们使用一个逻辑控制器，它在工业中用于软件控制的过程。通常接受多个输入，这些输入执行一系列完整的算术和逻辑运算。生成的输出用于将过程保持在指定的期望限制内。可视化显示了任何时刻过程的状态。逻辑控制器接口并提供 12 条线的缓冲输出，这些输出只提供给用户指定的 12 条线缓冲输入。… 阅读更多

如今的内存和外围芯片对于以 3MHz 频率工作的 8085 处理器来说非常快。因此，我们不需要等待状态。如果我们使用以 5MHz 频率工作的 8085AH-2，那么我们需要在 T2 和 T3 之间插入一个等待状态。电路使用具有低电平有效复位输入的 D 型正边沿触发触发器。在 T1 开始时，地址锁存使能变为高电平，导致 Q1 变为高电平。由于 Q1 和 D2 相连，因此 D2 在整个 T1 期间保持高电平。… 阅读更多

8085AH-2 始终以 200nS 的时钟周期工作。我们假设 8085AH-2 在 0 nS 时发送有效的地址和 IO/M* 信号来开始计算。之后，算术逻辑单元在 50 nS (tAL) 时移动到状态 0，RD* 在 115 nS (tAC) 时被激活。考虑到 tAcc 的最早数据输出时间：27128 通过八路线驱动器 74LS244 从 8085 处理器接收 A13 到 A18 的地址，时间为 12 ns。A7 到 A0 的地址通过 74LS373 从 8085 处理器接收。所以… 阅读更多

让我们根据 tAD、tLDR 和 tRD 参数执行内存兼容性检查。关于 tAD 的兼容性：A15 到 A0 地址上的有效地址与 AD7 到 AD0 地址上的有效数据之间的时间间隔。对于 8085AH，T 状态工作时间为 320 nS，但最多为 575 nS。但是这里有效数据可用时间为 365 nS。因此，内存速度兼容，多余时间裕度为 575 nS - 365 nS = 210 nS。关于 tLDR 的兼容性：… 阅读更多

8085AH 在 270 nS 时激活 RD* 信号。该信号通过八路线驱动器 74LS241 传输到 27128 的 OE* 引脚，延迟 12nS。因此，27128 在 282 nS 结束时接收 OE* 信号。因此，数据只能在 282 nS + tOE = 282 nS + 75 nS + 357 nS 的时间内从 27128 的 D7 到 D0 引脚输出。从之前的讨论可以清楚地看出，考虑到所有三个参数 tACC、tCE 和… 阅读更多

74138 通过八路线驱动器 74LS244 从 8085 处理器接收 A15 到 A14 地址，延迟 12-nS。同时，IO/M* 信号通过 74LS244 从 8085 处理器接收。之后，CS* 信号由 74LS138（一个 3 到 8 解码器）接收，延迟 22 纳秒。因此，27128 在 34 nS 结束时接收 CS* 信号。因此，数据只能在 34 nS + tCE = 34 nS + 200 nS = 234 nS 的时间内从 27128 的 D7 到 D0 引脚输出。访问 ALS 工具包中 27128 EPROM 所涉及的延迟。MR 机器周期的总线定时特性

27128 通过八路线驱动器 74LS244 从 8085AH 接收地址 A13-8，该驱动器的传播延迟为 12 nS。A7-0 地址通过 74LS373 八路锁存器从 8085AH 接收，该锁存器的传播延迟为 30 nS。因此，A13-0 地址在 30 nS 结束时被 27128 接收。因此，数据只能在 30 nS + tAcc = 30 nS + 200 nS = 230 nS 的时间内从 27128 的 D7-0 引脚输出。访问 ALS 工具包中 27128 EPROM 所涉及的延迟。MR 机器周期的总线定时特性