超大规模集成电路设计 - 数字系统

超大规模集成电路（VLSI）是通过将数千个晶体管集成到单个芯片上，从而创建集成电路（IC）的过程。VLSI始于20世纪70年代，当时复杂的半导体和通信技术正在发展。微处理器是一种VLSI器件。

在引入VLSI技术之前，大多数IC的功能集有限。一个电子电路可能由CPU、ROM、RAM和其他粘合逻辑组成。VLSI允许IC设计人员将所有这些集成到一个芯片中。

电子行业在过去几十年取得了惊人的增长，这主要得益于大规模集成技术和系统设计应用的快速发展。随着超大规模集成（VLSI）设计的出现，集成电路（IC）在高性能计算、控制、电信、图像和视频处理以及消费电子产品中的应用数量正在以非常快的速度增长。

当前的尖端技术，例如高分辨率和低比特率视频以及蜂窝通信，为最终用户提供了大量的应用、处理能力和便携性。预计这种趋势将迅速增长，这对VLSI设计和系统设计具有非常重要的意义。

VLSI设计流程

VLSI IC电路设计流程如下图所示。设计中的各个层次用数字标注，各个模块显示设计流程中的过程。

规范首先出现，它们抽象地描述了要设计的数字IC电路的功能、接口和架构。

然后创建行为描述，以从功能、性能、对给定标准的合规性和其他规范方面分析设计。

RTL描述使用HDL完成。对该RTL描述进行仿真以测试功能。从这里开始，我们需要EDA工具的帮助。

然后使用逻辑综合工具将RTL描述转换为门级网表。门级网表是使用门和它们之间连接的电路描述，这些连接以满足时序、功耗和面积规范的方式制作。

最后，制作物理布局，对其进行验证，然后发送到制造。

Gajski-Kuhn Y图是一个模型，它捕获了设计半导体器件时的考虑因素。

Gajski-Kuhn Y图的三个域位于径向轴上。每个域都可以使用同心圆分成抽象级别。

在最高级别（外环），我们考虑芯片的架构；在较低级别（内环），我们依次将设计细化到更详细的实现中 -

通过高级综合或逻辑综合过程，可以从行为描述创建结构描述。

通过布局综合，可以从结构描述创建物理描述。

设计层次结构涉及“分而治之”的原则。它只不过是将任务分解成更小的任务，直到它达到最简单的级别。此过程最合适，因为设计的最后演变变得非常简单，因此其制造变得更容易。

我们可以将给定任务设计到设计流程过程的域（行为、结构和几何）。为了理解这一点，让我们以设计一个16位加法器为例，如下图所示。

这里，整个16位加法器芯片被分成四个4位加法器模块。此外，将4位加法器进一步划分为1位加法器或半加法器。1位加法是最简单的设计过程，其内部电路也易于在芯片上制造。现在，连接所有最后的四个加法器，我们可以设计一个4位加法器，然后继续设计一个16位加法器。

打印页面