锁相环集成电路
锁相环(PLL)是线性系统中至关重要的模块之一。它在雷达、卫星、调频等通信系统中非常有用。
本章将详细讨论PLL和IC 565的框图。
PLL框图
锁相环(PLL)主要由以下三个模块组成：
- 相位检测器
- 有源低通滤波器
- 压控振荡器(VCO)
PLL的框图如下所示：
相位检测器的输出作为有源低通滤波器的输入。类似地，有源低通滤波器的输出作为VCO的输入。
PLL的工作原理如下：
相位检测器产生一个直流电压，该电压与输入信号（频率为$f_{in}$）和反馈（输出）信号（频率为$f_{out}$）之间的相位差成正比。
相位检测器是一个乘法器，它在其输出端产生两个频率分量：频率$f_{in}$和$f_{out}$的和以及频率$f_{in}$和$f_{out}$的差。
有源低通滤波器在其输出端产生一个直流电压，在消除相位检测器输出中存在的高频分量后。它也放大信号。
VCO产生一个具有特定频率的信号，当没有输入信号施加到它时。可以通过向其施加直流电压来将其频率偏移到任一侧。因此，频率偏差与低通滤波器输出端的直流电压成正比。
上述操作持续进行，直到VCO频率等于输入信号频率。根据应用类型，我们可以使用有源低通滤波器的输出或VCO的输出。PLL应用广泛，例如调频解调器、时钟发生器等。
PLL工作在以下三种模式之一：
- 自由运行模式
- 捕获模式
- 锁定模式
最初，当没有输入信号施加到PLL时，PLL工作在自由运行模式。当施加具有某个频率的输入信号到PLL时，VCO的输出信号频率将开始变化。在此阶段，据说PLL工作在捕获模式。VCO的输出信号频率将持续变化，直到它等于输入信号频率。现在，据说PLL工作在锁定模式。
IC 565
IC 565是最常用的锁相环集成电路。它是一个14引脚双列直插式封装(DIP)。IC 565的引脚图如下所示：
从上图可以看出每个引脚的功能是不言自明的。在14个引脚中，只有10个引脚（引脚编号1到10）用于PLL的操作。因此，其余4个引脚（引脚编号11到14）标记为NC（无连接）。
当引脚2和3接地时，VCO在IC 565的引脚4产生输出。从数学上讲，我们可以将VCO的输出频率$f_{out}$写成。
$$f_{out}=\frac{0.25}{R_VC_V}$$
其中，
$R_{V}$是连接到引脚8的外部电阻
$C_{V}$是连接到引脚9的外部电容
通过选择合适的$R_{V}$和$C_{V}$值，我们可以确定VCO的输出频率$f_{out}$。
引脚4和5需要用外部导线短接，以便VCO的输出可以作为相位检测器的输入之一。
IC 565具有$3.6K\Omega$的内部电阻。为了与该内部电阻构成低通滤波器，必须在引脚7和10之间连接一个电容C。
请注意，根据要求，我们必须正确配置IC 565的引脚。