- 数字电子教程
- 数字电子 - 首页
- 数字电子基础
- 数字系统的类型
- 信号类型
- 逻辑电平和脉冲波形
- 数字系统组件
- 数字逻辑运算
- 数字系统的优势
- 数制
- 数制
- 二进制数的表示
- 二进制算术
- 有符号二进制算术
- 八进制算术
- 十六进制算术
- 补码运算
- 进制转换
- 进制转换
- 二进制到十进制转换
- 十进制到二进制转换
- 二进制到八进制转换
- 八进制到二进制转换
- 八进制到十进制转换
- 十进制到八进制转换
- 十六进制到二进制转换
- 二进制到十六进制转换
- 十六进制到十进制转换
- 十进制到十六进制转换
- 八进制到十六进制转换
- 十六进制到八进制转换
- 二进制码
- 二进制码
- 8421 BCD码
- 余3码
- 格雷码
- ASCII码
- EBCDIC码
- 码转换
- 错误检测与纠正码
- 逻辑门
- 逻辑门
- 与门
- 或门
- 非门
- 通用门
- 异或门
- 异或非门
- CMOS逻辑门
- 使用二极管电阻逻辑的或门
- 与门与或门的比较
- 两级逻辑实现
- 阈值逻辑
- 布尔代数
- 布尔代数
- 布尔代数定律
- 布尔函数
- 德摩根定理
- 标准与或式和标准或与式
- 标准或与式到标准或与式
- 化简技术
- 卡诺图化简
- 三变量卡诺图
- 四变量卡诺图
- 五变量卡诺图
- 六变量卡诺图
- 无关项
- 奎因-麦克拉斯基方法
- 最小项和最大项
- 规范式和标准式
- 最大项表示
- 使用布尔代数进行化简
- 组合逻辑电路
- 数字组合电路
- 数字算术电路
- 多路选择器
- 多路选择器设计步骤
- 多路选择器通用门
- 使用4:1多路选择器的2变量函数
- 使用8:1多路选择器的3变量函数
- 多路分配器
- 多路选择器与多路分配器的比较
- 奇偶校验位发生器和校验器
- 比较器
- 编码器
- 键盘编码器
- 优先编码器
- 译码器
- 算术逻辑单元
- 7段LED显示器
- 代码转换器
- 代码转换器
- 二进制到十进制转换器
- 十进制到BCD转换器
- BCD到十进制转换器
- 二进制到格雷码转换器
- 格雷码到二进制转换器
- BCD到余3码转换器
- 余3码到BCD转换器
- 加法器
- 半加器
- 全加器
- 串行加法器
- 并行加法器
- 使用半加器的全加器
- 半加器与全加器的比较
- 使用与非门的全加器
- 使用与非门的半加器
- 二进制加法/减法器
- 减法器
- 半减器
- 全减器
- 并行减法器
- 使用两个半减器的全减器
- 使用与非门的半减器
- 时序逻辑电路
- 数字时序电路
- 时钟信号和触发
- 锁存器
- 移位寄存器
- 移位寄存器的应用
- 二进制寄存器
- 双向移位寄存器
- 计数器
- 二进制计数器
- 非二进制计数器
- 同步计数器的设计
- 同步计数器与异步计数器的比较
- 有限状态机
- 算法状态机
- 触发器
- 触发器
- 触发器的转换
- D触发器
- JK触发器
- T触发器
- SR触发器
- 带时钟的SR触发器
- 无时钟的SR触发器
- 带时钟的JK触发器
- JK触发器到T触发器的转换
- SR触发器到JK触发器的转换
- 触发方法:触发器
- 边沿触发触发器
- 主从JK触发器
- 竞争冒险现象
- A/D和D/A转换器
- 模数转换器
- 数模转换器
- 数模转换器和模数转换器IC
- 逻辑门的实现
- 用与非门实现非门
- 用与非门实现或门
- 用与非门实现与门
- 用与非门实现或非门
- 用与非门实现异或门
- 用与非门实现异或非门
- 用或非门实现非门
- 用或非门实现或门
- 用或非门实现与门
- 用或非门实现与非门
- 用或非门实现异或门
- 用或非门实现异或非门
- 使用CMOS的与非/或非门
- 使用与非门的全减器
- 使用2:1多路选择器的与门
- 使用2:1多路选择器的或门
- 使用2:1多路选择器的非门
- 存储器件
- 存储器件
- RAM和ROM
- 高速缓存存储器设计
- 可编程逻辑器件
- 可编程逻辑器件
- 可编程逻辑阵列
- 可编程阵列逻辑
- 现场可编程门阵列
- 数字电子系列
- 数字电子系列
- CPU架构
- CPU架构
- 数字电子资源
- 数字电子 - 快速指南
- 数字电子 - 资源
- 数字电子 - 讨论
移位寄存器的应用
在上一章中,我们讨论了四种类型的移位寄存器。根据需求,我们可以使用其中一种移位寄存器。以下是移位寄存器的应用。
移位寄存器用作并串转换器,它将并行数据转换为串行数据。它在模数转换器(ADC)模块后的发送器部分使用。
移位寄存器用作串并转换器,它将串行数据转换为并行数据。它在数模转换器(DAC)模块之前的接收器部分使用。
移位寄存器与一些附加门电路一起生成一系列的零和一。因此,它用作序列发生器。
移位寄存器也用作计数器。根据最右边D触发器的输出连接到串行输入的方式,计数器分为两种类型。它们是环形计数器和约翰逊环形计数器。
在本章中,让我们逐一讨论这两种计数器。
环形计数器
在上一章中,我们讨论了串行输入-并行输出(SIPO)移位寄存器的操作。它以串行形式接收来自外部的数据,需要'N'个时钟脉冲才能移动'N'位数据。
类似地,'N'位环形计数器执行类似的操作。但唯一的区别是,最右边D触发器的输出作为最左边D触发器的输入,而不是从外部应用数据。因此,环形计数器产生一系列状态(零和一的模式),并且每'N'个时钟周期重复一次。
下图显示了3位环形计数器的框图。
3位环形计数器仅包含一个3位SIPO移位寄存器。最右边D触发器的输出连接到最左边D触发器的串行输入。
假设,从最左边到最右边的D触发器的初始状态为$\mathrm{Q_{2}Q_{1}Q_{0} \: = \: 001}$。这里,$\mathrm{Q_{2}}$和$\mathrm{Q_{0}}$分别为MSB和LSB。我们可以从下表了解环形计数器的运行情况。
时钟正边沿数 | 串行输入 = Q0 | Q2(MSB) | Q1 | Q0(LSB) |
---|---|---|---|---|
0 | - | 0 | 0 | 1 |
1 | 1 | 1 | 0 | 0 |
2 | 0 | 0 | 1 | 0 |
3 | 0 | 0 | 0 | 1 |
在没有时钟信号的情况下,D触发器的初始状态为$\mathrm{Q_{2}Q_{1}Q_{0} \: = \: 001}$。此状态在时钟信号的每个三个正边沿跃迁后重复。
因此,对于时钟信号的每个正边沿,会发生以下操作。
第一个D触发器的串行输入获得第三个触发器的先前输出。因此,第一个D触发器的当前输出等于第三个触发器的先前输出。
第一个和第二个D触发器的先前输出向右移动一位。这意味着第二个和第三个D触发器的当前输出等于第一个和第二个D触发器的先前输出。
约翰逊环形计数器
约翰逊环形计数器的操作类似于环形计数器。但唯一的区别是,最右边D触发器的反相输出作为最左边D触发器的输入,而不是正常的输出。因此,'N'位约翰逊环形计数器产生一系列状态(零和一的模式),并且每'2N'个时钟周期重复一次。
约翰逊环形计数器也称为扭曲环形计数器和摆尾环形计数器。下图显示了3位约翰逊环形计数器的框图。
3位约翰逊环形计数器也仅包含一个3位SIPO移位寄存器。最右边D触发器的反相输出连接到最左边D触发器的串行输入。
假设,最初所有D触发器都被清零。因此,$\mathrm{Q_{2}Q_{1}Q_{0} \: = \: 000}$。这里,$\mathrm{Q_{2}}$和$\mathrm{Q_{0}}$分别为MSB和LSB。我们可以从下表了解约翰逊环形计数器的运行情况。
时钟正边沿数 | 串行输入 = Q0 | Q2(MSB) | Q1 | Q0(LSB) |
---|---|---|---|---|
0 | - | 0 | 0 | 0 |
1 | 1 | 1 | 0 | 0 |
2 | 1 | 1 | 1 | 0 |
3 | 1 | 1 | 1 | 1 |
4 | 0 | 0 | 1 | 1 |
5 | 0 | 0 | 0 | 1 |
6 | 0 | 0 | 0 | 0 |
在没有时钟信号的情况下,D触发器的初始状态为$\mathrm{Q_{2}Q_{1}Q_{0} \: = \: 000}$。此状态在时钟信号的每个六个正边沿跃迁后重复。
因此,对于时钟信号的每个正边沿,会发生以下操作。
第一个D触发器的串行输入获得第三个触发器的先前反相输出。因此,第一个D触发器的当前输出等于第三个触发器的先前反相输出。
第一个和第二个D触发器的先前输出向右移动一位。这意味着第二个和第三个D触发器的当前输出等于第一个和第二个D触发器的先前输出。