- 数字电子教程
- 数字电子 - 首页
- 数字电子基础
- 数字系统类型
- 信号类型
- 逻辑电平和脉冲波形
- 数字系统组件
- 数字逻辑运算
- 数字系统优势
- 数制
- 数制
- 二进制数表示
- 二进制运算
- 有符号二进制运算
- 八进制运算
- 十六进制运算
- 补码运算
- 进制转换
- 进制转换
- 二进制转十进制
- 十进制转二进制
- 二进制转八进制
- 八进制转二进制
- 八进制转十进制
- 十进制转八进制
- 十六进制转二进制
- 二进制转十六进制
- 十六进制转十进制
- 十进制转十六进制
- 八进制转十六进制
- 十六进制转八进制
- 二进制编码
- 二进制编码
- 8421 BCD码
- 余3码
- 格雷码
- ASCII码
- EBCDIC码
- 编码转换
- 错误检测与纠错码
- 逻辑门
- 逻辑门
- 与门
- 或门
- 非门
- 通用门
- 异或门
- 异或非门
- CMOS逻辑门
- 用二极管电阻逻辑实现或门
- 与门与或门
- 双电平逻辑实现
- 阈值逻辑
- 布尔代数
- 布尔代数
- 布尔代数定律
- 布尔函数
- 德摩根定理
- 标准与或式和标准或与式
- 标准或与式转标准或与式
- 化简技巧
- 卡诺图化简
- 三变量卡诺图
- 四变量卡诺图
- 五变量卡诺图
- 六变量卡诺图
- 无关项
- 奎因-麦克斯拉斯基方法
- 最小项和最大项
- 规范式和标准式
- 最大项表示
- 利用布尔代数化简
- 组合逻辑电路
- 数字组合电路
- 数字运算电路
- 多路选择器
- 多路选择器设计流程
- 多路选择器通用门
- 用4:1多路选择器实现2变量函数
- 用8:1多路选择器实现3变量函数
- 多路分配器
- 多路选择器与多路分配器
- 奇偶校验位生成器和校验器
- 比较器
- 编码器
- 键盘编码器
- 优先编码器
- 译码器
- 算术逻辑单元
- 7段LED显示器
- 代码转换器
- 代码转换器
- 二进制转十进制转换器
- 十进制转BCD码转换器
- BCD码转十进制转换器
- 二进制转格雷码转换器
- 格雷码转二进制转换器
- BCD码转余3码转换器
- 余3码转BCD码转换器
- 加法器
- 半加器
- 全加器
- 串行加法器
- 并行加法器
- 用半加器实现全加器
- 半加器与全加器
- 用与非门实现全加器
- 用与非门实现半加器
- 二进制加减法器
- 减法器
- 半减器
- 全减器
- 并行减法器
- 用两个半减器实现全减器
- 用与非门实现半减器
- 时序逻辑电路
- 数字时序电路
- 时钟信号和触发
- 锁存器
- 移位寄存器
- 移位寄存器应用
- 二进制寄存器
- 双向移位寄存器
- 计数器
- 二进制计数器
- 非二进制计数器
- 同步计数器设计
- 同步计数器与异步计数器
- 有限状态机
- 算法状态机
- 触发器
- 触发器
- 触发器转换
- D触发器
- JK触发器
- T触发器
- SR触发器
- 带时钟的SR触发器
- 无时钟的SR触发器
- 带时钟的JK触发器
- JK触发器转T触发器
- SR触发器转JK触发器
- 触发方法:触发器
- 边沿触发触发器
- 主从JK触发器
- 竞争冒险现象
- 模数和数模转换器
- 模数转换器
- 数模转换器
- 数模转换器和模数转换器集成电路
- 逻辑门的实现
- 用与非门实现非门
- 用与非门实现或门
- 用与非门实现与门
- 用与非门实现或非门
- 用与非门实现异或门
- 用与非门实现异或非门
- 用或非门实现非门
- 用或非门实现或门
- 用或非门实现与门
- 用或非门实现与非门
- 用或非门实现异或门
- 用或非门实现异或非门
- 用CMOS实现与非/或非门
- 用与非门实现全减器
- 用2:1多路选择器实现与门
- 用2:1多路选择器实现或门
- 用2:1多路选择器实现非门
- 存储器件
- 存储器件
- RAM和ROM
- 缓存存储器设计
- 可编程逻辑器件
- 可编程逻辑器件
- 可编程逻辑阵列
- 可编程阵列逻辑
- 现场可编程门阵列
- 数字电子系列
- 数字电子系列
- CPU架构
- CPU架构
- 数字电子资源
- 数字电子 - 快速指南
- 数字电子 - 资源
- 数字电子 - 讨论
用与非门实现异或门
与非门是一种通用逻辑门,利用它可以实现任何其他类型的逻辑门或逻辑表达式。阅读本教程,了解如何仅使用与非门实现异或门。让我们从异或门和与非门的简单概述开始。
什么是异或门?
异或(Exclusive-OR)门是一种派生的逻辑门。异或门是一种逻辑门,有两个输入和一个输出。当且仅当两个输入中的一个为高电平(逻辑1)时,异或门产生高电平(逻辑1)输出。当异或门的两个输入都为高电平(逻辑1)或低电平(逻辑0)时,异或门的输出为低电平(逻辑0)状态。异或门的逻辑符号如图1所示。
因此,只有当异或门的输入不相等时,才会产生高电平输出。因此,异或门也称为“反符合门”或“不等检测器”。
异或门的输出方程
异或门的输出是其输入的模2和,即:
$$\mathrm{Y \: = \: A \oplus B \: = \: A \: \bar{B} \: + \: \bar{A} \: B}$$
其中,A和B是异或门的两个输入变量,Y是异或门的输出变量。异或门的输出表达式读作Y等于A异或B。
异或门的真值表
真值表显示了异或门输入和输出之间的关系。异或门的真值表如下所示。
输入 | 输出 | |
---|---|---|
A | B | Y = (AB' + A'B) |
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
什么是与非门?
与非门是一种通用逻辑门,可用于实现任何逻辑表达式或任何其他类型的逻辑门。与非门基本上是两个基本逻辑门的组合,即与门和非门,即:
$$\mathrm{NAND \: Logic \: = \: AND \: Logic \: = \: NOT \: Logic}$$
与非门是一种逻辑门,当所有输入都为高电平时,其输出为低电平(逻辑0),当任何一个输入为低电平(逻辑0)时,其输出为高电平(逻辑1)。因此,与非门的运算与与门的运算相反。一个两输入与非门的逻辑符号如图2所示。
与非门的输出方程
如果A和B是输入变量,Y是与非门的输出变量,则其输出由下式给出:
$$\mathrm{Y \: = \: \overline{A \cdot B} \: = \: (A \cdot B)'}$$
读作“Y等于A·B整体取反”。
与非门的真值表
以下是与非门的真值表:
输入 | 输出 | |
---|---|---|
A | B | Y = (A.B)' |
0 | 0 | 1 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
现在,让我们讨论一下如何用与非门实现异或门。
用与非门实现异或门
如上所述,与非门是一种通用逻辑,因此,我们可以用它来实现任何其他逻辑门。图3显示了如何仅使用与非门实现异或门。
从仅使用与非门的异或门的逻辑电路图可以看出,我们需要4个与非门。
现在,让我们了解一下这个与非门逻辑电路是如何工作的,以产生等效于异或门的输出。
第一个与非门的输出为:
$$\mathrm{Y_{1} \: = \: \overline{A \: B}}$$
第二个和第三个与非门的输出为:
$$\mathrm{Y_{2} \: = \: \overline{A \cdot \overline{AB}}}$$
$$\mathrm{Y_{3} \: = \: \overline{B \cdot \overline{AB}}}$$
最后,这两个输出(Y2和Y3)连接到第四个与非门。这个与非门将产生一个输出,即:
$$\mathrm{Y \: = \: \overline{\overline{A \cdot \overline{AB}} \cdot \overline{B \cdot \overline{AB}}}}$$
$$\mathrm{\Rightarrow \: Y \: = \: A \cdot \overline{AB} \: + \: B \cdot \overline{AB} \: = \: A(\bar{A} \: + \: \bar{B}) \: + \: B(\bar{A} \: + \: \bar{B})}$$
$$\mathrm{\Rightarrow \: Y \: = \: A \: \bar{A} \: + \: A \: \bar{B} \: + \: \bar{A} \: B \: + \: B \: \bar{B}}$$
$$\mathrm{\therefore \: Y \: = \: A \: \bar{B} \: + \: \bar{A} \: B \: = \: A \oplus B}$$
这是异或门的输出。因此,通过这种方式,我们可以仅用与非门实现异或门。