数字电子技术中同步计数器的设计

---

---

在数字电子技术中，一组响应输入脉冲而改变状态的**触发器**被称为**数字计数器**。在数字计数器电路中，触发器以这样的方式连接，使得它们在任何时间的组合状态都是到那时为止已发生脉冲总数的二进制等效值。因此，顾名思义，计数器用于计数数字系统中的脉冲。

数字计数器分为以下两种类型：

• 异步计数器 - 触发器以非同时触发的方式连接的计数器称为异步计数器。异步计数器也称为行波计数器。
• 同步计数器 - 所有触发器都由同一个时钟脉冲同时触发的计数器称为同步计数器。

在了解计数器基础知识之后，现在让我们讨论同步计数器的设计。

同步计数器的设计

同步计数器是一种所有触发器都由相同的时钟脉冲同时触发的计数器。下面解释了同步计数器设计的系统化流程。

步骤1：确定所需的触发器数量

首先，分析问题描述并确定实现同步计数器所需的触发器数量。如果n是所需的触发器数量，则n的最小值使得状态数N小于或等于2ⁿ。

步骤2：绘制状态图

其次，绘制状态图，该图显示所有可能的状态。状态图基本上是图形化地表示计数器进展所经过的状态序列。在状态图中，我们还可以包含计数器在下一个时钟脉冲上从无效状态进入特定状态的情况。

步骤3：选择触发器和激励表

在第三步中，选择要用于实现计数器的特定类型的触发器，并绘制其激励表。激励表是提供有关当前状态、下一状态和触发器所需激励的信息的表。

步骤4：获得触发器激励的最小表达式

现在，使用任何最小化技术（例如卡诺图）获得触发器激励的最小表达式。

步骤5：绘制逻辑图

最后，根据步骤4中获得的最小表达式绘制逻辑电路图。

通过这种方式，我们可以设计一个同步计数器。

同步计数器可能会遇到锁存问题，这意味着它们可能无法自启动。自启动计数器是一种同步计数器，无论其初始状态如何，它都将进入其正确的状态序列。我们可以通过设计计数器使其在进入无效状态时进入特定状态来使其自启动。

现在，让我们通过一个例子来理解同步计数器设计的过程。

示例

设计一个使用D触发器的同步计数器，该计数器依次经过状态0、1、2、4、0。未使用的状态必须在下一个时钟脉冲后始终变为零。

解决方案

此同步计数器根据以下步骤设计：

步骤1 -所需的触发器数量 -

此同步计数器有四个稳定状态，即0（000）、1（001）、2（010）、4（100）。但我们需要三个触发器，因为它也计数4（100）。因为三个触发器可以计数八个状态。因此，其余四个状态，即3（011）、5（101）、6（110）和7（111）是未使用的状态。根据题意，未使用的状态必须在下一个时钟脉冲后变为0（000）。因此，没有无关项。

步骤2 - 绘制状态图 -

0, 1, 2, 4, 0, …计数器的状态图如下所示。

步骤3 - 选择触发器类型并编写激励表 -

使用D触发器，使用D触发器的计数器的激励表如下所示。

步骤4 - 推导出最小表达式 -

从激励表中，我们可以看到没有最小化是可能的。因此，激励的表达式可以直接从激励表中写出，如下所示：

$$\mathrm{D_{1}\:=\:Q_{3}^{'}Q_{2}^{'}Q_{1}}$$

$$\mathrm{D_{2}\:=\:Q_{3}^{'}Q_{2}^{'}Q_{1}}$$

$$\mathrm{D_{3}\:=\:Q_{3}^{'}Q_{2}^{'}Q_{1}}$$

步骤5 - 绘制逻辑电路图 -

根据表达式，计数器0, 1, 2, 4, 0,…的逻辑电路图如下所示。

这就是关于如何设计同步计数器的全部内容。