- 数字电子教程
- 数字电子 - 首页
- 数字电子基础
- 数字系统类型
- 信号类型
- 逻辑电平和脉冲波形
- 数字系统组件
- 数字逻辑运算
- 数字系统优点
- 数制
- 数制
- 二进制数表示
- 二进制运算
- 有符号二进制运算
- 八进制运算
- 十六进制运算
- 补码运算
- 进制转换
- 进制转换
- 二进制转十进制
- 十进制转二进制
- 二进制转八进制
- 八进制转二进制
- 八进制转十进制
- 十进制转八进制
- 十六进制转二进制
- 二进制转十六进制
- 十六进制转十进制
- 十进制转十六进制
- 八进制转十六进制
- 十六进制转八进制
- 二进制编码
- 二进制编码
- 8421 BCD码
- 余3码
- 格雷码
- ASCII码
- EBCDIC码
- 编码转换
- 错误检测与纠错码
- 逻辑门
- 逻辑门
- 与门
- 或门
- 非门
- 通用门
- 异或门
- 异或非门
- CMOS逻辑门
- 用二极管电阻逻辑实现或门
- 与门与或门
- 双电平逻辑实现
- 阈值逻辑
- 布尔代数
- 布尔代数
- 布尔代数定律
- 布尔函数
- 德摩根定理
- 标准与或式和标准或与式
- 标准或与式转标准或与式
- 最小化技术
- 卡诺图化简
- 三变量卡诺图
- 四变量卡诺图
- 五变量卡诺图
- 六变量卡诺图
- 无关项
- 奎因-麦克斯拉斯基方法
- 最小项和最大项
- 规范式和标准式
- 最大项表示
- 用布尔代数化简
- 组合逻辑电路
- 数字组合电路
- 数字运算电路
- 多路复用器
- 多路复用器设计步骤
- 多路复用器通用门
- 用4:1多路复用器实现2变量函数
- 用8:1多路复用器实现3变量函数
- 多路分配器
- 多路复用器与多路分配器
- 奇偶校验位生成器和校验器
- 比较器
- 编码器
- 键盘编码器
- 优先编码器
- 译码器
- 算术逻辑单元
- 7段LED显示器
- 编码转换器
- 编码转换器
- 二进制转十进制转换器
- 十进制转BCD转换器
- BCD转十进制转换器
- 二进制转格雷码转换器
- 格雷码转二进制转换器
- BCD转余3码转换器
- 余3码转BCD转换器
- 加法器
- 半加器
- 全加器
- 串行加法器
- 并行加法器
- 用半加器实现全加器
- 半加器与全加器
- 用与非门实现全加器
- 用与非门实现半加器
- 二进制加减法器
- 减法器
- 半减器
- 全减器
- 并行减法器
- 用两个半减器实现全减器
- 用与非门实现半减器
- 时序逻辑电路
- 数字时序电路
- 时钟信号和触发
- 锁存器
- 移位寄存器
- 移位寄存器应用
- 二进制寄存器
- 双向移位寄存器
- 计数器
- 二进制计数器
- 非二进制计数器
- 同步计数器设计
- 同步计数器与异步计数器
- 有限状态机
- 算法状态机
- 触发器
- 触发器
- 触发器转换
- D触发器
- JK触发器
- T触发器
- SR触发器
- 带时钟的SR触发器
- 无时钟的SR触发器
- 带时钟的JK触发器
- JK触发器转T触发器
- SR触发器转JK触发器
- 触发方式:触发器
- 边沿触发触发器
- 主从JK触发器
- 竞争冒险现象
- 模数和数模转换器
- 模数转换器
- 数模转换器
- 数模转换器和模数转换器集成电路
- 逻辑门的实现
- 用与非门实现非门
- 用与非门实现或门
- 用与非门实现与门
- 用与非门实现或非门
- 用与非门实现异或门
- 用与非门实现异或非门
- 用或非门实现非门
- 用或非门实现或门
- 用或非门实现与门
- 用或非门实现与非门
- 用或非门实现异或门
- 用或非门实现异或非门
- 用CMOS实现与非/或非门
- 用与非门实现全减器
- 用2:1多路复用器实现与门
- 用2:1多路复用器实现或门
- 用2:1多路复用器实现非门
- 存储器件
- 存储器件
- RAM和ROM
- 高速缓存存储器设计
- 可编程逻辑器件
- 可编程逻辑器件
- 可编程逻辑阵列
- 可编程阵列逻辑
- 现场可编程门阵列
- 数字电子系列
- 数字电子系列
- CPU架构
- CPU架构
- 数字电子资源
- 数字电子 - 快速指南
- 数字电子 - 资源
- 数字电子 - 讨论
用NOR门实现异或门
在数字电路设计中,逻辑门是执行各种逻辑操作的关键元件。其中一个门是XOR(异或)门,当输入彼此不同时产生高输出。本教程将讨论使用NOR门构建XOR门的一个有趣方法。了解这种实现有助于我们更好地理解逻辑门的灵活性和它们之间的关系。
什么是XOR门?
XOR(异或)门是另一个基本逻辑门,广泛应用于数字电路中。当输入中有奇数个高电平时,它产生高输出。换句话说,只有当输入彼此不同时,输出才为高电平。
XOR门的真值表
一个双输入XOR门的真值表如下所示:
输入A | 输入B | 输出 |
---|---|---|
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
双输入XOR门的布尔表达式为:
$$\mathrm{Output \: = \: A \: \oplus \: B}$$
其中'$\mathrm{\oplus}$'表示XOR运算。
NOR门
NOR门是一种逻辑门,执行逻辑析取(OR)然后执行逻辑否定(NOT)。它从两个或多个输入信号生成单个输出信号。只有当NOR门的所有输入都为低电平(0)时,输出才为高电平(1),对于所有其他输入配置,输出都为低电平(0)。
NOR门的真值表
一个双输入NOR门的真值表如下所示:
输入A | 输入B | 输出 |
---|---|---|
0 | 0 | 1 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 0 |
输入A
$$\mathrm{Output \: = \: \thicksim \: (A \: + \: B)}$$
其中'~'表示逻辑否定(NOT),'+'表示逻辑析取(OR)。
NOR门在数字电路中得到了广泛应用,可以使用它们实现许多其他逻辑门和复杂的数字电路。由于它们被认为是通用门,因此任何其他逻辑门或电路都可以仅用NOR门构建。
用NOR门实现异或门
使用仅NOR门构建XOR门的电路图至少需要五个NOR门。也可以使用超过五个NOR门包含XOR门。下图显示了使用五个NOR门构建XOR门的示意图。
$$\mathrm{Y \: = \: (A \: \overline{B} \: + \: \overline{A} \: B)}$$
以下是如何从上述电路中获得XOR门的输出:
最左边的NOR门输入为A和B,其输出为$\mathrm{\overline{A+B}}$
上部NOR门的输入为A和$\mathrm{\overline{A+B}}$,输出为$\mathrm{\overline{A \: + \: \overline{A+B}}}$
同样,下部NOR门的输入为B和$\mathrm{\overline{A+B}}$,输出为$\mathrm{\overline{B \: + \: \overline{A+B}}}$
第4个NOR门的输入为上部和下部NOR门的输出,即$\mathrm{\overline{A \: + \: \overline{A+B}}}$和$\mathrm{\overline{B \: + \: \overline{A+B}}}$
第4个NOR门的输出= $\mathrm{\overline{\overline{A \: + \: \overline{A+B}} \: + \: \overline{B \: + \: \overline{A+B}}}}$
$\mathrm{= \: \overline{\overline{A}\cdot \: \overline{(\overline{A \: + \: B})} \: + \: \overline{B}\cdot \: \overline{(\overline{A \: + \: B})}}}$
$\mathrm{\overline{\overline{A}\cdot \: (A \: + \: B) \: + \: \overline{B}\cdot \: (A \: + \: B)}}$
$\mathrm{\overline{\overline{A}\cdot \: A \: + \: \overline{A}\cdot \: B \: + \: \overline{B}\cdot \: A \: + \: \overline{B}\cdot \: B}}$
$\mathrm{\overline{\overline{A}\cdot \: B \: + \: \overline{B}\cdot \: A}}$
现在,这是最后一个或第5个NOR门的输入。此NOR门将其输入的反转作为输出。因此,上述电路的最终输出为$\mathrm{\overline{\overline{B\cdot \overline{A} \: + \: \overline{B}\cdot \: A}}}$或$\mathrm{Y \: = \: (A\cdot \overline{B} \: + \: \overline{A}\cdot \: B)}$
这是XOR门的输出。因此,上述基于NOR门的电路是XOR门的电路。
因此,上述电路的输出与XOR门的输出相同。因此,上述电路表示使用与非门构建的异或门的电路图。