- 数字电子教程
- 数字电子 - 首页
- 数字电子基础
- 数字系统类型
- 信号类型
- 逻辑电平与脉冲波形
- 数字系统组件
- 数字逻辑运算
- 数字系统优势
- 数制
- 数制
- 二进制数表示
- 二进制运算
- 有符号二进制运算
- 八进制运算
- 十六进制运算
- 补码运算
- 进制转换
- 进制转换
- 二进制转十进制
- 十进制转二进制
- 二进制转八进制
- 八进制转二进制
- 八进制转十进制
- 十进制转八进制
- 十六进制转二进制
- 二进制转十六进制
- 十六进制转十进制
- 十进制转十六进制
- 八进制转十六进制
- 十六进制转八进制
- 二进制编码
- 二进制编码
- 8421 BCD码
- 余3码
- 格雷码
- ASCII码
- EBCDIC码
- 编码转换
- 错误检测与纠错码
- 逻辑门
- 逻辑门
- 与门
- 或门
- 非门
- 通用门
- 异或门
- 异或非门
- CMOS逻辑门
- 用二极管电阻逻辑实现或门
- 与门与或门比较
- 双电平逻辑实现
- 阈值逻辑
- 布尔代数
- 布尔代数
- 布尔代数定律
- 布尔函数
- 德摩根定理
- 标准与或式和标准或与式
- 标准或与式转标准或与式
- 化简技术
- 卡诺图化简
- 三变量卡诺图
- 四变量卡诺图
- 五变量卡诺图
- 六变量卡诺图
- 无关项
- 奎因-麦克拉斯基方法
- 最小项和最大项
- 规范式和标准式
- 最大项表示
- 利用布尔代数进行化简
- 组合逻辑电路
- 数字组合电路
- 数字算术电路
- 多路选择器
- 多路选择器设计流程
- 多路选择器通用门
- 用4:1多路选择器实现2变量函数
- 用8:1多路选择器实现3变量函数
- 多路分配器
- 多路选择器与多路分配器比较
- 奇偶校验位生成器和校验器
- 比较器
- 编码器
- 键盘编码器
- 优先编码器
- 译码器
- 算术逻辑单元
- 七段LED显示器
- 代码转换器
- 代码转换器
- 二进制转十进制转换器
- 十进制转BCD码转换器
- BCD码转十进制转换器
- 二进制转格雷码转换器
- 格雷码转二进制转换器
- BCD码转余3码转换器
- 余3码转BCD码转换器
- 加法器
- 半加器
- 全加器
- 串行加法器
- 并行加法器
- 用半加器实现全加器
- 半加器与全加器比较
- 用与非门实现全加器
- 用与非门实现半加器
- 二进制加减法器
- 减法器
- 半减器
- 全减器
- 并行减法器
- 用两个半减器实现全减器
- 用与非门实现半减器
- 时序逻辑电路
- 数字时序电路
- 时钟信号和触发
- 锁存器
- 移位寄存器
- 移位寄存器应用
- 二进制寄存器
- 双向移位寄存器
- 计数器
- 二进制计数器
- 非二进制计数器
- 同步计数器设计
- 同步计数器与异步计数器比较
- 有限状态机
- 算法状态机
- 触发器
- 触发器
- 触发器转换
- D触发器
- JK触发器
- T触发器
- SR触发器
- 带时钟的SR触发器
- 无时钟的SR触发器
- 带时钟的JK触发器
- JK触发器转T触发器
- SR触发器转JK触发器
- 触发方法:触发器
- 边沿触发触发器
- 主从JK触发器
- 竞争冒险现象
- A/D和D/A转换器
- 模数转换器
- 数模转换器
- DAC和ADC集成电路
- 逻辑门的实现
- 用与非门实现非门
- 用与非门实现或门
- 用与非门实现与门
- 用与非门实现或非门
- 用与非门实现异或门
- 用与非门实现异或非门
- 用或非门实现非门
- 用或非门实现或门
- 用或非门实现与门
- 用或非门实现与非门
- 用或非门实现异或门
- 用或非门实现异或非门
- 用CMOS实现与非/或非门
- 用与非门实现全减器
- 用2:1多路选择器实现与门
- 用2:1多路选择器实现或门
- 用2:1多路选择器实现非门
- 存储器件
- 存储器件
- RAM和ROM
- 高速缓存存储器设计
- 可编程逻辑器件
- 可编程逻辑器件
- 可编程逻辑阵列
- 可编程阵列逻辑
- 现场可编程门阵列
- 数字电子系列
- 数字电子系列
- CPU架构
- CPU架构
- 数字电子资源
- 数字电子 - 快速指南
- 数字电子 - 资源
- 数字电子 - 讨论
JK触发器中的竞争冒险现象
在讨论竞争冒险现象之前,让我们先简要介绍一下JK触发器及其方框图和真值表。
JK触发器
JK触发器是一种一位存储器件,具有两个稳定状态。JK触发器的方框图表示如图1所示。
它有两个输入,分别用“J”和“K”表示,一个用于电路同步的时钟输入,以及两个输出,分别用Q和Q'表示。
当时钟信号不存在时,JK触发器的输出与输入J和K无关。当时钟信号存在时,JK触发器的输出根据输入J和K发生变化。
JK触发器真值表
JK触发器的操作可以通过其真值表进行研究,如下所示:
输入 | 前一状态 | 输出(下一状态) | 注释 | |
---|---|---|---|---|
J | K | Qn | Qn+1 | |
0 | 0 | 0 | 0 | 无变化 |
0 | 0 | 1 | 1 | 无变化 |
0 | 1 | 0 | 0 | 复位 |
0 | 1 | 1 | 0 | 复位 |
1 | 0 | 0 | 1 | 置位 |
1 | 0 | 1 | 1 | 置位 |
1 | 1 | 0 | 1 | 翻转 |
1 | 1 | 1 | 0 | 翻转 |
现在,让我们讨论一下JK触发器中的竞争冒险现象。
JK触发器中的竞争冒险现象
从上面JK触发器的真值表可以看出,当J=1且K=1时,输出Qn+1=Qn',这意味着对于输入J=1和K=1,JK触发器充当一个翻转开关。
让我们考虑输入J=1和K=1,以及输出Q=0。在触发器的传播延迟(设为Δt)之后,JK触发器的输出从0变为1。众所周知,JK触发器的输出连接到其输入。因此,输出也充当输入,因此在下一个延迟(Δt)之后,输出将从1变为0。这个过程将持续到施加的时钟信号结束。因此,JK触发器的输出是不确定的。JK触发器的这种情况称为竞争冒险现象。
JK触发器中的竞争冒险现象如图2所示,其中T是时钟脉冲的总持续时间。
如何避免竞争冒险现象?
在输入在时钟脉冲期间不发生变化的触发器中,不存在竞争冒险现象的问题。但是,在JK触发器的情况下,由于输入和输出之间存在反馈路径,输入在时钟脉冲期间会发生变化。因此,在JK触发器中,竞争冒险现象是一个主要问题。
可以通过增加触发器的延迟来避免竞争冒险现象和输出的不确定性。为此,触发器的延迟必须大于时钟信号的持续时间,即Δt > T。换句话说,施加的时钟信号的持续时间(T)必须减少,使其小于触发器的延迟(Δt)。
然而,增加触发器的延迟不是一个好的做法,因为它会降低系统的速度。另一方面,将时钟脉冲的持续时间(T)减少到小于触发器的延迟(Δt)也相当困难。这是因为JK触发器的延迟(Δt)大约为纳秒级。
因此,解决JK触发器中竞争冒险现象的最实用方法是在主从模式下使用JK触发器。在JK触发器的主从模式下,两个JK触发器级联。
这就是关于JK触发器中竞争冒险现象及其解决方法的所有内容。