- 数字电子教程
- 数字电子 - 首页
- 数字电子基础
- 数字系统类型
- 信号类型
- 逻辑电平和脉冲波形
- 数字系统组件
- 数字逻辑运算
- 数字系统优势
- 数制
- 数制
- 二进制数表示
- 二进制算术
- 有符号二进制算术
- 八进制算术
- 十六进制算术
- 补码算术
- 进制转换
- 进制转换
- 二进制到十进制转换
- 十进制到二进制转换
- 二进制到八进制转换
- 八进制到二进制转换
- 八进制到十进制转换
- 十进制到八进制转换
- 十六进制到二进制转换
- 二进制到十六进制转换
- 十六进制到十进制转换
- 十进制到十六进制转换
- 八进制到十六进制转换
- 十六进制到八进制转换
- 二进制编码
- 二进制编码
- 8421 BCD码
- 余3码
- 格雷码
- ASCII码
- EBCDIC码
- 代码转换
- 错误检测和纠错码
- 逻辑门
- 逻辑门
- 与门
- 或门
- 非门
- 通用门
- 异或门
- 异或非门
- CMOS逻辑门
- 使用二极管电阻逻辑的或门
- 与门与或门
- 两级逻辑实现
- 阈值逻辑
- 布尔代数
- 布尔代数
- 布尔代数定律
- 布尔函数
- 德摩根定理
- SOP和POS形式
- POS到标准POS形式
- 最小化技术
- 卡诺图最小化
- 三变量卡诺图
- 四变量卡诺图
- 五变量卡诺图
- 六变量卡诺图
- 无关项
- 奎因-麦克斯拉斯基方法
- 最小项和最大项
- 规范形式和标准形式
- 最大项表示
- 使用布尔代数进行简化
- 组合逻辑电路
- 数字组合电路
- 数字算术电路
- 多路复用器
- 多路复用器设计流程
- 多路复用器通用门
- 使用4:1多路复用器的2变量函数
- 使用8:1多路复用器的3变量函数
- 多路分解器
- 多路复用器与多路分解器
- 奇偶校验位生成器和校验器
- 比较器
- 编码器
- 键盘编码器
- 优先编码器
- 译码器
- 算术逻辑单元
- 7段LED显示器
- 代码转换器
- 代码转换器
- 二进制到十进制转换器
- 十进制到BCD转换器
- BCD到十进制转换器
- 二进制到格雷码转换器
- 格雷码到二进制转换器
- BCD到余3码转换器
- 余3码到BCD转换器
- 加法器
- 半加器
- 全加器
- 串行加法器
- 并行加法器
- 使用半加器的全加器
- 半加器与全加器
- 使用与非门的全加器
- 使用与非门的半加器
- 二进制加法器-减法器
- 减法器
- 半减器
- 全减器
- 并行减法器
- 使用2个半减器的全减器
- 使用与非门的半减器
- 时序逻辑电路
- 数字时序电路
- 时钟信号和触发
- 锁存器
- 移位寄存器
- 移位寄存器应用
- 二进制寄存器
- 双向移位寄存器
- 计数器
- 二进制计数器
- 非二进制计数器
- 同步计数器设计
- 同步计数器与异步计数器
- 有限状态机
- 算法状态机
- 触发器
- 触发器
- 触发器转换
- D触发器
- JK触发器
- T触发器
- SR触发器
- 带时钟的SR触发器
- 无时钟的SR触发器
- 带时钟的JK触发器
- JK到T触发器
- SR到JK触发器
- 触发方法:触发器
- 边沿触发触发器
- 主从JK触发器
- 竞争冒险现象
- A/D和D/A转换器
- 模数转换器
- 数模转换器
- DAC和ADC集成电路
- 逻辑门的实现
- 用与非门实现非门
- 用与非门实现或门
- 用与非门实现与门
- 用与非门实现或非门
- 用与非门实现异或门
- 用与非门实现异或非门
- 用或非门实现非门
- 用或非门实现或门
- 用或非门实现与门
- 用或非门实现与非门
- 用或非门实现异或门
- 用或非门实现异或非门
- 使用CMOS的与非/或非门
- 使用与非门的全减器
- 使用2:1多路复用器的与门
- 使用2:1多路复用器的或门
- 使用2:1多路复用器的非门
- 存储器件
- 存储器件
- RAM和ROM
- 高速缓存存储器设计
- 可编程逻辑器件
- 可编程逻辑器件
- 可编程逻辑阵列
- 可编程阵列逻辑
- 现场可编程门阵列
- 数字电子系列
- 数字电子系列
- CPU架构
- CPU架构
- 数字电子资源
- 数字电子 - 快速指南
- 数字电子 - 资源
- 数字电子 - 讨论
格雷码到二进制转换器
格雷码到二进制转换器是一种数字电路,可以将格雷码转换为等效的纯二进制码。因此,格雷码到二进制转换器以格雷码作为输入,并以纯二进制码作为输出。
3位格雷码到二进制码转换器的真值表如下所示:
| 格雷码 | 二进制码 | ||||
|---|---|---|---|---|---|
| G2 | G1 | G0 | B2 | B1 | B0 |
| 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 1 |
让我们获得二进制输出位的布尔表达式。为此,我们将使用卡诺图技术简化真值表。
二进制位B0的卡诺图
二进制输出位B0的卡诺图简化如下图所示。
二进制位B0的布尔表达式将是,
$$\mathrm{B_{0} \: = \: \overline{G_{2}} \: \overline{G_{1}} \: G_{0} \: + \: \overline{G_{2}} \: G_{1} \: \overline{G_{0}} \: + \: G_{2} \: \overline{G_{1}} \: \overline{G_{0}}\: + \: G_{2} \: G_{1} \: G_{0}}$$
我们可以进一步简化此表达式,如下所示,
$$\mathrm{\Rightarrow \: B_{0} \: = \: \overline{G_{2}} \: (\overline{G_{1}} \: G_{0} \: + \: G_{1} \: \overline{G_{0}}) \: + \: G_{2} \: (\overline{G_{1}} \: \overline{G_{0}}\: + \: G_{1} \: G_{0})}$$
$$\mathrm{\Rightarrow \: B_{0} \: = \: \overline{G_{2}} \: ( G_{0} \: \oplus \: G_{1}) \: + \: G_{2} \: \overline{(G_{0} \: \oplus \: G_{1})}}$$
$$\mathrm{B_{0} \: = \: G_{0} \: \oplus \: G_{1} \: \oplus \: G_{2}}$$
这是二进制位B0的简化表达式。
二进制位B1的卡诺图
二进制输出B1的卡诺图简化如下所示。
二进制位B1的布尔表达式为,
$$\mathrm{B_{1} \: = \: G_{2} \: \overline{G_{1}} \: + \: \overline{G_{2}} \: G_{1} \: = \: G_{1} \: \oplus \: G_{2}}$$
二进制位B2的卡诺图
下图显示了二进制位B2的卡诺图简化。
从此卡诺图,我们得到以下布尔表达式:
$$\mathrm{B_{2} \: = \: G_{2}}$$
此3位格雷码到二进制码转换器的逻辑电路实现如下图所示。
此逻辑电路可以将3位格雷码转换为等效的3位二进制码。我们还可以遵循相同的程序来实现任何位数的格雷码到二进制码转换器。