时钟信号和触发



在本章中,让我们逐一讨论时钟信号和触发类型。

时钟信号

时钟信号是一种周期性信号,其导通时间和关断时间不必相同。当其导通时间和关断时间相同时,我们可以将时钟信号表示为**方波**。下图显示了此时钟信号。

Clock Signal

在上图中,方波被视为时钟信号。该信号在逻辑高电平(5V)保持一段时间,并在逻辑低电平(0V)保持相同的时间。此模式以某个时间周期重复。在这种情况下,**周期**将等于导通时间的两倍或关断时间的两倍。

当导通时间和关断时间不相同时,我们可以将时钟信号表示为**脉冲序列**。下图显示了此时钟信号。

Train of Pulses

在上图中,脉冲序列被视为时钟信号。该信号在逻辑高电平(5V)保持一段时间,并在逻辑低电平(0V)保持另一段时间。此模式以某个时间周期重复。在这种情况下,**周期**将等于导通时间和关断时间的总和。

时钟信号周期的倒数称为时钟信号的**频率**。所有时序电路都由时钟信号驱动。因此,必须根据时钟信号的频率选择时序电路能够运行的频率。

触发类型

以下是时序电路中使用的两种可能的触发类型。

  • 电平触发
  • 边沿触发

电平触发

时钟信号中存在两个电平,即逻辑高和逻辑低。以下是两种**电平触发**类型。

  • 正电平触发
  • 负电平触发

如果时序电路在时钟信号处于**逻辑高电平**时运行,则这种触发类型称为**正电平触发**。在下图中突出显示了它。

level triggering

如果时序电路在时钟信号处于**逻辑低电平**时运行,则这种触发类型称为**负电平触发**。在下图中突出显示了它。

Negative Level Triggering

边沿触发

时钟信号中发生两种类型的转换。这意味着,时钟信号要么从逻辑低电平转换到逻辑高电平,要么从逻辑高电平转换到逻辑低电平。

以下是基于时钟信号转换的两种**边沿触发**类型。

  • 正边沿触发
  • 负边沿触发

正边沿触发

如果时序电路由从逻辑低电平转换到逻辑高电平的时钟信号驱动,则这种触发类型称为**正边沿触发**。它也称为上升沿触发。在下图中显示了它。

Positive Edge Triggering

负边沿触发

如果时序电路由从逻辑高电平转换到逻辑低电平的时钟信号驱动,则这种触发类型称为**负边沿触发**。它也称为下降沿触发。在下图中显示了它。

Negative Edge Triggering

在接下来的章节中,我们将讨论各种基于可用触发类型的时序电路。

广告