- 数字电子教程
- 数字电子 - 首页
- 数字电子基础
- 数字系统类型
- 信号类型
- 逻辑电平与脉冲波形
- 数字系统组件
- 数字逻辑运算
- 数字系统优势
- 数制
- 数制
- 二进制数表示
- 二进制运算
- 有符号二进制运算
- 八进制运算
- 十六进制运算
- 补码运算
- 进制转换
- 进制转换
- 二进制转十进制
- 十进制转二进制
- 二进制转八进制
- 八进制转二进制
- 八进制转十进制
- 十进制转八进制
- 十六进制转二进制
- 二进制转十六进制
- 十六进制转十进制
- 十进制转十六进制
- 八进制转十六进制
- 十六进制转八进制
- 二进制代码
- 二进制代码
- 8421 BCD码
- 余3码
- 格雷码
- ASCII码
- EBCDIC码
- 代码转换
- 错误检测与纠错码
- 逻辑门
- 逻辑门
- 与门
- 或门
- 非门
- 通用门
- 异或门
- 异或非门
- CMOS逻辑门
- 使用二极管电阻逻辑的或门
- 与门与或门
- 双电平逻辑实现
- 阈值逻辑
- 布尔代数
- 布尔代数
- 布尔代数定律
- 布尔函数
- 德摩根定理
- SOP和POS形式
- POS到标准POS形式
- 最小化技术
- 卡诺图化简
- 三变量卡诺图
- 四变量卡诺图
- 五变量卡诺图
- 六变量卡诺图
- 无关项
- 奎因-麦克斯韦方法
- 最小项和最大项
- 规范式和标准式
- 最大项表示
- 使用布尔代数进行化简
- 组合逻辑电路
- 数字组合电路
- 数字运算电路
- 多路选择器
- 多路选择器设计流程
- 多路选择器通用门
- 使用4:1多路选择器的2变量函数
- 使用8:1多路选择器的3变量函数
- 多路分配器
- 多路选择器与多路分配器
- 奇偶校验位生成器和校验器
- 比较器
- 编码器
- 键盘编码器
- 优先编码器
- 译码器
- 算术逻辑单元
- 7段LED显示器
- 代码转换器
- 代码转换器
- 二进制转十进制转换器
- 十进制转BCD转换器
- BCD转十进制转换器
- 二进制转格雷码转换器
- 格雷码转二进制转换器
- BCD转余3码转换器
- 余3码转BCD转换器
- 加法器
- 半加器
- 全加器
- 串行加法器
- 并行加法器
- 使用半加器的全加器
- 半加器与全加器
- 使用与非门的全加器
- 使用与非门的半加器
- 二进制加减法器
- 减法器
- 半减器
- 全减器
- 并行减法器
- 使用两个半减器的全减器
- 使用与非门的半减器
- 时序逻辑电路
- 数字时序电路
- 时钟信号和触发
- 锁存器
- 移位寄存器
- 移位寄存器应用
- 二进制寄存器
- 双向移位寄存器
- 计数器
- 二进制计数器
- 非二进制计数器
- 同步计数器设计
- 同步计数器与异步计数器
- 有限状态机
- 算法状态机
- 触发器
- 触发器
- 触发器转换
- D触发器
- JK触发器
- T触发器
- SR触发器
- 带时钟的SR触发器
- 无时钟的SR触发器
- 带时钟的JK触发器
- JK到T触发器
- SR到JK触发器
- 触发方法:触发器
- 边沿触发触发器
- 主从JK触发器
- 竞争冒险现象
- A/D和D/A转换器
- 模数转换器
- 数模转换器
- DAC和ADC集成电路
- 逻辑门的实现
- 用与非门实现非门
- 用与非门实现或门
- 用与非门实现与门
- 用与非门实现或非门
- 用与非门实现异或门
- 用与非门实现异或非门
- 用或非门实现非门
- 用或非门实现或门
- 用或非门实现与门
- 用或非门实现与非门
- 用或非门实现异或门
- 用或非门实现异或非门
- 使用CMOS的与非/或非门
- 使用与非门的全减器
- 使用2:1多路选择器的与门
- 使用2:1多路选择器的或门
- 使用2:1多路选择器的非门
- 存储器件
- 存储器件
- RAM和ROM
- 高速缓存存储器设计
- 可编程逻辑器件
- 可编程逻辑器件
- 可编程逻辑阵列
- 可编程阵列逻辑
- 现场可编程门阵列
- 数字电子系列
- 数字电子系列
- CPU架构
- CPU架构
- 数字电子资源
- 数字电子 - 快速指南
- 数字电子 - 资源
- 数字电子 - 讨论
时钟信号和触发
在本章中,让我们逐一讨论时钟信号和触发类型。
时钟信号
时钟信号是一种周期性信号,其导通时间和关断时间不必相同。当其导通时间和关断时间相同时,我们可以将时钟信号表示为**方波**。下图显示了此时钟信号。
在上图中,方波被视为时钟信号。该信号在逻辑高电平(5V)保持一段时间,并在逻辑低电平(0V)保持相同的时间。此模式以某个时间周期重复。在这种情况下,**周期**将等于导通时间的两倍或关断时间的两倍。
当导通时间和关断时间不相同时,我们可以将时钟信号表示为**脉冲序列**。下图显示了此时钟信号。
在上图中,脉冲序列被视为时钟信号。该信号在逻辑高电平(5V)保持一段时间,并在逻辑低电平(0V)保持另一段时间。此模式以某个时间周期重复。在这种情况下,**周期**将等于导通时间和关断时间的总和。
时钟信号周期的倒数称为时钟信号的**频率**。所有时序电路都由时钟信号驱动。因此,必须根据时钟信号的频率选择时序电路能够运行的频率。
触发类型
以下是时序电路中使用的两种可能的触发类型。
- 电平触发
- 边沿触发
电平触发
时钟信号中存在两个电平,即逻辑高和逻辑低。以下是两种**电平触发**类型。
- 正电平触发
- 负电平触发
如果时序电路在时钟信号处于**逻辑高电平**时运行,则这种触发类型称为**正电平触发**。在下图中突出显示了它。
如果时序电路在时钟信号处于**逻辑低电平**时运行,则这种触发类型称为**负电平触发**。在下图中突出显示了它。
边沿触发
时钟信号中发生两种类型的转换。这意味着,时钟信号要么从逻辑低电平转换到逻辑高电平,要么从逻辑高电平转换到逻辑低电平。
以下是基于时钟信号转换的两种**边沿触发**类型。
- 正边沿触发
- 负边沿触发
正边沿触发
如果时序电路由从逻辑低电平转换到逻辑高电平的时钟信号驱动,则这种触发类型称为**正边沿触发**。它也称为上升沿触发。在下图中显示了它。
负边沿触发
如果时序电路由从逻辑高电平转换到逻辑低电平的时钟信号驱动,则这种触发类型称为**负边沿触发**。它也称为下降沿触发。在下图中显示了它。
在接下来的章节中,我们将讨论各种基于可用触发类型的时序电路。