使用与非门的半加器

在数字电子学中，有不同类型的逻辑电路用于执行各种算术运算。其中之一是加法器。加法器（或二进制加法器）是一种组合逻辑电路，用于执行两个或多个二进制数的加法并输出和。存在两种类型的加法器，即半加器和全加器。

由于加法器是逻辑电路，因此它们使用不同类型的数字逻辑门来实现，例如或门、与门、非门、与非门等。在这里，我们将讨论使用与非门实现的半加器。但在那之前，让我们先了解一下半加器的基础知识。

什么是半加器？

一种旨在将两个二进制数字相加的组合逻辑电路称为半加器。半加器提供输出以及进位值（如果有）。半加器电路是通过连接一个异或门和一个与门来设计的。它有两个输入端和两个输出端，分别用于和与进位。半加器的框图和电路图如图1所示。

在半加器的框图中，A和B是输入变量，S是输出和位，C是输出进位位。

以下是半加器的真值表：

从半加器的真值表中，我们可以找到和（S）和进位（C）位的输出方程。这些输出方程如下：

半加器的和（S）为：

$$\mathrm{Sum,\, S=AB'+A'B }$$

半加器的进位（C）为：

$$\mathrm{Carry,\, C=A\cdot B }$$

我们可以使用与非门实现半加器电路。与非门基本上是一个通用门，即它可以用于设计任何数字电路。使用与非门实现的半加器如图2所示。

从使用与非门的半加器电路可以看出，设计半加器电路至少需要5个与非门。

在这里，我们可以看到第一个与非门接收输入位A和B。第一个与非门的输出再次作为输入提供给3个与非门以及原始输入。在这三个与非门中，两个与非门产生输出，这些输出再次作为输入提供给连接在电路末端的与非门。

此电路末端的与非门输出和位（S）。在第二阶段的三个与非门中，第三个与非门生成进位位（C）。

使用与非门的半加器电路的操作可以通过以下公式更清楚地理解：

$$\mathrm{Sum,\, S=((A \cdot (AB)')' \cdot (B \cdot (AB)')')'}$$

$$\mathrm{\Rightarrow Sum,\, S=((A \cdot (AB)')')' + ((B \cdot (AB)')')'}$$

$$\mathrm{\Rightarrow Sum,\, S=A \cdot (AB)' + B \cdot (AB)'}$$

$$\mathrm{\Rightarrow Sum,\, S=A \cdot (A'+B') + B \cdot (A'+B')}$$

$$\mathrm{\Rightarrow Sum,\, S=AA'+AB'+A'B+BB'}$$

$$\mathrm{\therefore Sum,\, S=AB'+A'B=A\oplus B}$$

类似地，进位位（C）由下式给出：

$$\mathrm{Carry,\, C=((AB)')'=AB}$$

因此，通过这种方式，我们也可以在与非逻辑中实现半加器。

打印页面