- 数字电子教程
- 数字电子 - 首页
- 数字电子基础
- 数字系统类型
- 信号类型
- 逻辑电平和脉冲波形
- 数字系统组件
- 数字逻辑运算
- 数字系统的优点
- 进制系统
- 进制系统
- 二进制数表示
- 二进制运算
- 带符号二进制运算
- 八进制运算
- 十六进制运算
- 补码运算
- 进制转换
- 进制转换
- 二进制转十进制
- 十进制转二进制
- 二进制转八进制
- 八进制转二进制
- 八进制转十进制
- 十进制转八进制
- 十六进制转二进制
- 二进制转十六进制
- 十六进制转十进制
- 十进制转十六进制
- 八进制转十六进制
- 十六进制转八进制
- 二进制码
- 二进制码
- 8421 BCD码
- 余3码
- 格雷码
- ASCII码
- EBCDIC码
- 码转换
- 错误检测与纠正码
- 逻辑门
- 逻辑门
- 与门
- 或门
- 非门
- 通用门
- 异或门
- 异或非门
- CMOS逻辑门
- 使用二极管电阻逻辑的或门
- 与门与或门的比较
- 两级逻辑实现
- 阈值逻辑
- 布尔代数
- 布尔代数
- 布尔代数定律
- 布尔函数
- 德摩根定理
- SOP和POS形式
- POS到标准POS形式
- 最小化技术
- 卡诺图化简
- 三变量卡诺图
- 四变量卡诺图
- 五变量卡诺图
- 六变量卡诺图
- 无关项条件
- 奎因-麦克拉斯基方法
- 最小项和最大项
- 规范式和标准式
- 最大项表示
- 使用布尔代数化简
- 组合逻辑电路
- 数字组合电路
- 数字算术电路
- 多路选择器
- 多路选择器设计步骤
- 多路选择器通用门
- 使用4:1多路选择器的2变量函数
- 使用8:1多路选择器的3变量函数
- 多路分配器
- 多路选择器与多路分配器的比较
- 奇偶校验位发生器和校验器
- 比较器
- 编码器
- 键盘编码器
- 优先编码器
- 译码器
- 算术逻辑单元
- 7段LED显示器
- 代码转换器
- 代码转换器
- 二进制转十进制转换器
- 十进制转BCD转换器
- BCD转十进制转换器
- 二进制转格雷码转换器
- 格雷码转二进制转换器
- BCD转余3码转换器
- 余3码转BCD转换器
- 加法器
- 半加器
- 全加器
- 串行加法器
- 并行加法器
- 使用半加器的全加器
- 半加器与全加器的比较
- 使用与非门的全加器
- 使用与非门的半加器
- 二进制加法/减法器
- 减法器
- 半减器
- 全减器
- 并行减法器
- 使用两个半减器的全减器
- 使用与非门的半减器
- 时序逻辑电路
- 数字时序电路
- 时钟信号和触发
- 锁存器
- 移位寄存器
- 移位寄存器的应用
- 二进制寄存器
- 双向移位寄存器
- 计数器
- 二进制计数器
- 非二进制计数器
- 同步计数器设计
- 同步计数器与异步计数器的比较
- 有限状态机
- 算法状态机
- 触发器
- 触发器
- 触发器转换
- D触发器
- JK触发器
- T触发器
- SR触发器
- 带时钟的SR触发器
- 无时钟SR触发器
- 带时钟的JK触发器
- JK触发器转T触发器
- SR触发器转JK触发器
- 触发方法:触发器
- 边沿触发触发器
- 主从JK触发器
- 竞争冒险现象
- A/D和D/A转换器
- 模数转换器
- 数模转换器
- DAC和ADC集成电路
- 逻辑门的实现
- 用与非门实现非门
- 用与非门实现或门
- 用与非门实现与门
- 用与非门实现或非门
- 用与非门实现异或门
- 用与非门实现异或非门
- 用或非门实现非门
- 用或非门实现或门
- 用或非门实现与门
- 用或非门实现与非门
- 用或非门实现异或门
- 用或非门实现异或非门
- 使用CMOS的与非/或非门
- 使用与非门的全减器
- 使用2:1多路选择器的与门
- 使用2:1多路选择器的或门
- 使用2:1多路选择器的非门
- 存储器件
- 存储器件
- RAM和ROM
- 高速缓存设计
- 可编程逻辑器件
- 可编程逻辑器件
- 可编程逻辑阵列
- 可编程阵列逻辑
- 现场可编程门阵列
- 数字电子系列
- 数字电子系列
- CPU架构
- CPU架构
- 数字电子资源
- 数字电子 - 快速指南
- 数字电子 - 资源
- 数字电子 - 讨论
什么是D触发器?
什么是D触发器?
D触发器是一个带时钟的触发器,具有单个数字输入“D”。每次对D触发器进行时钟脉冲时,其输出都跟随“D”的状态。D触发器只有两个输入D和CP。D输入精确地进入S输入,其补码用于R输入。
假设脉冲输入为0,则门3和4的输出为1,无论D的值如何,电路都不能转换状态。当CP=1时,对D输入进行采样。如果D为1,则Q输出变为1,使电路处于置位状态。如果D为0,则Q输出变为0,电路切换到复位状态。
D触发器的真值表
D触发器的真值表如下表所示。
S | D | QN+1 |
---|---|---|
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 0 |
1 | 1 | 1 |
D触发器的逻辑符号如图所示。
D触发器从其将数据存入内部存储的能力中获得其名称。这种类型的触发器被称为门控D锁存器。给定目标G(门)提供CP输入,以表示此输入允许门控锁存器将适用数据输入到电路中。
当允许CP输入时,D触发器数据输入端存在的二进制数据将更改为Q输出。考虑到脉冲在其1状态下持续,输出跟随数据输入。当脉冲变为0时,在脉冲转换出现时数据输入端显示的二进制数据将保留在Q输出端,直到再次允许脉冲输入。
D触发器的真值表显示在表格中。它表明触发器的下一个状态与当前状态无关,因为无论Q是否等于0或1,QN+1都与输入D相同。这定义了输入脉冲将把输入D的值更改为触发器的输出,而与脉冲使用之前的输出值无关。
广告