使用CMOS实现NAND/NOR门

---

---

在数字电子学中，NAND和NOR门是两种用于对多个输入变量执行布尔运算的通用逻辑门。这些门根据所施加的输入组合产生输出。

NAND和NOR门用作数字电路和系统中的基本构建块。我们可以使用不同的技术（如DTL、RTL、TTL和CMOS）设计和实现NAND和NOR门。本章重点介绍使用CMOS技术实现NAND和NOR门。

在CMOS（互补金属氧化物半导体）技术中，NAND和NOR逻辑门是通过将NMOS和PMOS晶体管串联和并联连接来设计的。下图显示了CMOS技术中一个2输入逻辑门的框图。

在深入研究使用CMOS技术的NAND和NOR门之前。让我们首先分别研究NAND和NOR门的原理。

NAND门

NAND门是NOT门和AND门的组合，其中一个NOT门连接到AND门的输出端。因此，它也被称为取反AND门。

$$\mathrm{AND \: Gate \: + \: NOT \: Gate \: = \: NAND \: Gate}$$

下图显示了一个双输入NAND门的逻辑电路符号：

当所有输入都为高电平或逻辑1时，NAND门产生低电平或逻辑0输出。对于所有其他输入组合，它产生高电平或逻辑1输出。

NAND门的真值表

以下是双输入NAND门的真值表：

从这个真值表中，我们可以写出NAND门的布尔表达式，如下所示。

$$\mathrm{Y \: = \: \overline{A\cdot B}}$$

这里，Y是输出变量，A和B是输入变量。

NOR门

NOR门是数字电子学中的一种通用逻辑门。它是两个基本逻辑门的组合，即NOT门和OR门，其中通过将NOT门连接到OR门的输出端来实现。因此，

$$\mathrm{OR \: Gate \: + \: NOT \: Gate \: = \: NOR \: Gate}$$

当所有输入都为低电平或逻辑0时，NOR门的输出为高电平或逻辑1。对于所有其他输入组合，NOR门的输出为低电平或逻辑0。

NOR门的真值表

以下是双输入NOR门的真值表，描述了它的操作：

从这个真值表中，我们可以写出NOR门的布尔表达式，如下所示。

$$\mathrm{Y \: = \: \overline{A \: + \: B}}$$

这里，Y是输出变量，A和B是输入变量。

以上是关于NAND和NOR门基本原理的介绍。现在让我们讨论使用CMOS技术实现NAND和NOR门。

使用CMOS技术实现NAND门

可以使用PMOS和NMOS晶体管在CMOS技术中实现NAND门。下图显示了CMOS技术中一个双输入NAND门的电路图：

它由两个PMOS晶体管Q1和Q2以及两个NMOS晶体管Q3和Q4组成。PMOS晶体管并联连接在电源V_DD和输出端Y之间。类似地，NMOS晶体管串联连接在输出端Y和接地端GND之间。

现在，让我们了解一下这个CMOS NAND门的工作原理。

情况1：当输入A为低电平且输入B为低电平时

在这种情况下，当输入A和B都为低电平时，PMOS晶体管Q1和Q2导通，NMOS晶体管Q3和Q4截止。因此，电源电压V_DD和输出端Y之间存在一条闭合路径。

因此，输出Y将连接到电压电平V_DD。由于两个NMOS晶体管都截止，因此输出端和接地端之间没有路径。在这种情况下，输出线将保持V_DD的电压电平，这表示输出为高电平。

因此，当A = 0且B = 0时，则Y = 1

情况2：当输入A为低电平且输入B为高电平时

在这种情况下，PMOS晶体管Q1将导通，而PMOS晶体管Q2将截止。NMOS晶体管Q3将截止，NMOS晶体管Q4将导通。

对于CMOS晶体管的这种切换状态，电源V_DD将通过PMOS晶体管Q1获得一条通往输出端的路径。由于NMOS晶体管Q3和Q4串联连接，并且NMOS晶体管Q3截止。因此，输出端和接地端之间没有路径。

因此，输出端Y保持V_DD的电压电平，并产生高电平输出。

因此，当A = 0且B = 1时，则Y = 1

情况3：当输入A为高电平且输入B为低电平时

在这种情况下，PMOS晶体管Q1将截止，PMOS晶体管Q2将导通。NMOS晶体管Q3将导通，NMOS晶体管Q4将截止。

在CMOS晶体管的这种切换状态下，输出端将通过PMOS晶体管Q2连接到电源。由于两个NMOS晶体管串联连接，并且NMOS晶体管Q4截止。因此，输出端和接地端之间没有路径。

因此，输出线将保持V_DD的电压电平，并产生高电平输出。

因此，当A = 1且B = 0时，则Y = 1

情况4：当输入A为高电平且输入B为高电平时

在这种情况下，PMOS晶体管Q1和Q2都将截止，并且两个NMOS晶体管都将导通。在这种情况下，输出端和电源V_DD之间没有路径，但输出端和接地端之间存在一条直通路径。这导致输出端出现接地电压电平，并产生低电平输出。

因此，当A = 1且B = 1时，则Y = 0

以下真值表显示了此CMOS NAND门的工作原理：

以上是关于使用CMOS技术实现NAND门及其在不同输入组合下的工作原理的介绍。

现在让我们讨论使用CMOS技术实现和操作NOR门。

使用CMOS技术实现NOR门

与CMOS NAND门类似，我们也可以使用PMOS和NMOS晶体管设计NOR门。下图显示了使用CMOS技术实现的双输入NOR门的电路图：

该CMOS NOR门由两个PMOS晶体管Q1和Q2以及两个NMOS晶体管Q3和Q4设计而成。其中，PMOS晶体管串联连接在电源电压V_DD和输出端Y之间。NMOS晶体管并联连接在输出端Y和接地端GND之间。

现在，让我们了解一下这个CMOS电路是如何作为双输入NOR门工作的。

情况1：当输入A为低电平且输入B为低电平时

在这种情况下，两个PMOS晶体管Q1和Q2都将导通，而两个NMOS晶体管Q3和Q4都将截止。

在CMOS晶体管的这种开关状态下，通过导通的PMOS晶体管，电源电压V_DD和输出端Y之间存在一条通路。但输出端Y和接地端GND之间没有通路。这使得输出保持在电压电平V_DD，因此输出将为高电平。

因此，当A = 0且B = 0时，则Y = 1

情况2：当输入A为低电平且输入B为高电平时

在这种情况下，PMOS晶体管Q1导通，PMOS晶体管Q2截止，NMOS晶体管Q3截止，NMOS晶体管Q4导通。

由于PMOS晶体管Q1和Q2串联连接，并且晶体管Q2截止。因此，电源V_DD和输出端Y之间没有通路。但通过导通的NMOS晶体管Q4，输出线Y和接地端GND之间存在连接。这将输出端设置为接地电压，使输出为低电平。

因此，当A = 0且B = 1时，则Y = 0

情况3：当输入A为高电平且输入B为低电平时

在这种情况下，PMOS晶体管Q1截止，PMOS晶体管Q2导通，NMOS晶体管Q3导通，NMOS晶体管Q4截止。

在这种情况下，由于PMOS晶体管Q1截止，电源V_DD和输出线Y之间没有闭合通路。但通过导通的NMOS晶体管Q3，输出线Y和接地端GND之间存在闭合通路。因此，输出端连接到地电位，使输出为低电平。

因此，当A = 1且B = 0时，则Y = 0

情况4 – 当输入A为高电平且输入B为高电平时

在这种情况下，两个PMOS晶体管Q1和Q2都截止，两个NMOS晶体管Q3和Q4都导通。在这种情况下，电源电压V_DD和输出端Y之间没有通路。但输出端Y和接地端GND之间存在闭合通路。这使得输出线保持在地电压电平，因此输出将为低电平。

因此，当A = 1且B = 1时，则Y = 0

CMOS NOR门的完整操作可以总结成真值表的形式，如下所示。

使用CMOS技术的NAND和NOR门的优点

在CMOS技术中实现的NAND和NOR门比其他技术具有多种优势。以下是CMOS NAND和NOR门的一些主要优点：

• CMOS NAND和NOR门功耗相对较低。此优点使这些逻辑门非常适合用于电池供电的设备。
• 使用CMOS技术设计的NAND和NOR门具有很强的抗噪声和抗干扰能力。它们可以设计成具有更宽的工作电压范围。
• CMOS技术提供了高密度集成，允许在单个芯片上实现大量NAND和NOR门。这些门提供对称的输出特性，使它们能够与不同类型的数字电路无缝集成。
• CMOS技术是一种完善、成熟且经济高效的半导体制造技术。因此，CMOS NAND和NOR门相对易于制造且成本效益高。

CMOS NAND和NOR门的应用

由于其优势和多功能性，CMOS NAND和NOR门广泛应用于以下应用中：

• CMOS NAND和NOR门广泛用于逻辑电路设计中执行逻辑运算。
• 在数字系统中，CMOS NAND和NOR门用于实现算术电路，如加法器、减法器、乘法器等。
• 它们还用于存储单元中实现存储单元结构。
• CMOS NAND和NOR门也用于设计多路复用器和多路分解器。
• CMOS NAND和NOR门的一些其他常见应用包括数字信号处理、数字定时电路、模数转换、数字通信等。

结论

CMOS NAND和NOR门广泛应用于数字电子领域的各种应用中。这种类型的NAND和NOR门具有多种优点，例如高效率、低功耗、多功能性、低成本、高可靠性等。

在本章中，我们解释了使用CMOS技术实现NAND和NOR门的方法，以及它们的优点和应用。