- 数字电子教程
- 数字电子 - 首页
- 数字电子基础
- 数字系统类型
- 信号类型
- 逻辑电平和脉冲波形
- 数字系统组件
- 数字逻辑运算
- 数字系统优势
- 数制
- 数制
- 二进制数表示
- 二进制算术
- 带符号二进制算术
- 八进制算术
- 十六进制算术
- 补码算术
- 进制转换
- 进制转换
- 二进制到十进制转换
- 十进制到二进制转换
- 二进制到八进制转换
- 八进制到二进制转换
- 八进制到十进制转换
- 十进制到八进制转换
- 十六进制到二进制转换
- 二进制到十六进制转换
- 十六进制到十进制转换
- 十进制到十六进制转换
- 八进制到十六进制转换
- 十六进制到八进制转换
- 二进制码
- 二进制码
- 8421 BCD码
- 余三码
- 格雷码
- ASCII码
- EBCDIC码
- 代码转换
- 错误检测与纠正码
- 逻辑门
- 逻辑门
- 与门
- 或门
- 非门
- 通用门
- 异或门
- 异或非门
- CMOS逻辑门
- 使用二极管电阻逻辑的或门
- 与门与或门比较
- 两级逻辑实现
- 阈值逻辑
- 布尔代数
- 布尔代数
- 布尔代数定律
- 布尔函数
- 德摩根定理
- SOP和POS形式
- POS到标准POS形式
- 最小化技术
- 卡诺图化简
- 三变量卡诺图
- 四变量卡诺图
- 五变量卡诺图
- 六变量卡诺图
- 无关项条件
- 奎因-麦克斯拉斯基法
- 最小项和最大项
- 规范式和标准式
- 最大项表示
- 使用布尔代数化简
- 组合逻辑电路
- 数字组合电路
- 数字算术电路
- 多路选择器
- 多路选择器设计过程
- 多路选择器通用门
- 使用4:1多路选择器的2变量函数
- 使用8:1多路选择器的3变量函数
- 多路分配器
- 多路选择器与多路分配器比较
- 奇偶校验位发生器和校验器
- 比较器
- 编码器
- 键盘编码器
- 优先编码器
- 译码器
- 算术逻辑单元
- 7段LED显示器
- 代码转换器
- 代码转换器
- 二进制到十进制转换器
- 十进制到BCD转换器
- BCD到十进制转换器
- 二进制到格雷码转换器
- 格雷码到二进制转换器
- BCD到余三码转换器
- 余三码到BCD转换器
- 加法器
- 半加器
- 全加器
- 串行加法器
- 并行加法器
- 使用半加器实现全加器
- 半加器与全加器比较
- 使用与非门的全加器
- 使用与非门的半加器
- 二进制加法器-减法器
- 减法器
- 半减法器
- 全减法器
- 并行减法器
- 使用2个半减法器实现全减法器
- 使用与非门的半减法器
- 时序逻辑电路
- 数字时序电路
- 时钟信号和触发
- 锁存器
- 移位寄存器
- 移位寄存器应用
- 二进制寄存器
- 双向移位寄存器
- 计数器
- 二进制计数器
- 非二进制计数器
- 同步计数器设计
- 同步计数器与异步计数器比较
- 有限状态机
- 算法状态机
- 触发器
- 触发器
- 触发器转换
- D触发器
- JK触发器
- T触发器
- SR触发器
- 带时钟SR触发器
- 无时钟SR触发器
- 带时钟JK触发器
- JK到T触发器
- SR到JK触发器
- 触发方法:触发器
- 边沿触发触发器
- 主从JK触发器
- 竞争冒险现象
- A/D和D/A转换器
- 模数转换器
- 数模转换器
- 数模转换器和模数转换器IC
- 逻辑门的实现
- 用与非门实现非门
- 用与非门实现或门
- 用与非门实现与门
- 用与非门实现或非门
- 用与非门实现异或门
- 用与非门实现异或非门
- 用或非门实现非门
- 用或非门实现或门
- 用或非门实现与门
- 用或非门实现与非门
- 用或非门实现异或门
- 用或非门实现异或非门
- 使用CMOS的与非门/或非门
- 使用与非门实现全减法器
- 使用2:1多路选择器实现与门
- 使用2:1多路选择器实现或门
- 使用2:1多路选择器实现非门
- 存储器件
- 存储器件
- RAM和ROM
- 高速缓存设计
- 可编程逻辑器件
- 可编程逻辑器件
- 可编程逻辑阵列
- 可编程阵列逻辑
- 现场可编程门阵列
- 数字电子系列
- 数字电子系列
- CPU架构
- CPU架构
- 数字电子资源
- 数字电子 - 快速指南
- 数字电子 - 资源
- 数字电子 - 讨论
使用两个半减法器实现全减法器
减法器是一种组合逻辑电路,可以执行两个数字(或二进制数)的减法并产生它们之间的差值。它是一个组合逻辑电路。因此,减法器的输出仅取决于其当前输入。
减法器主要有两种类型:
- 半减法器
- 全减法器
阅读本教程,了解如何使用半减法器实现全减法器。要实现全减法器,我们需要两个半减法器。让我们从半减法器和全减法器的简要概述开始。
什么是半减法器?
半减法器是一种组合逻辑电路,它有两个输入和两个输出,其中一个输出是差位 (d),另一个是借位 (b)。半减法器产生两个二进制位之间的差值,并在需要时产生借位输出。在减法 (A-B) 中,A 称为被减数,B 称为减数位。
半减法器的框图和逻辑电路图如图 1 所示。
从半减法器的逻辑图可以看出,半减法器可以使用一个异或门、一个非门和一个与门来实现。
半减法器的差位 (d) 由对两个输入 A 和 B 进行异或运算得到。因此,
$$\mathbf{差值,\: d \: = \: A \oplus B \: = \: A'B \: + \: AB'}$$
半减法器的借位 (b) 是 A'(A 的补码)和 B 的与运算。因此,
$$\mathbf{借位, \: b \: = \: A'B}$$
什么是全减法器?
全减法器也是一个组合逻辑电路,它有三个输入 A、B、bin 和两个输出“d”和“b”。其中,“A”是被减数位,“B”是减数位,“bin”是前一阶段产生的借位,“d”是输出差位,“b”是输出借位。
全减法器的框图和电路图如图 2 所示。
从全减法器的逻辑图可以看出,全减法器的实现需要两个异或门、两个非门、两个与门和一个或门。
现在,让我们讨论一下使用两个半减法器实现全减法器的方法。
使用两个半减法器实现全减法器
全减法器可以使用两个半减法器来实现。它将使用两个半减法器和一个或门。使用两个半减法器实现全减法器的逻辑电路图如图 3 所示。
第一个半减法器对输入位 A 和 B 执行异或运算,并对 A' 和 B 执行与运算以产生中间借位。
第二个半减法器对第一个异或门的输出和输入借位 (bin) 执行异或运算,第二个半电路的与门给出等于 (A'B + AB')'.bin 的输出。
第二个异或门的输出是输出差位 (d),输出借位 (b) 通过对两个与门的输出进行或运算获得。
这样,我们可以通过级联两个半减法器来实现全减法器,如上图所示。