- 数字电子学教程
- 数字电子学 - 首页
- 数字电子学基础
- 数字系统类型
- 信号类型
- 逻辑电平和脉冲波形
- 数字系统组件
- 数字逻辑运算
- 数字系统优势
- 数制
- 数制
- 二进制数表示
- 二进制算术
- 有符号二进制算术
- 八进制算术
- 十六进制算术
- 补码算术
- 进制转换
- 进制转换
- 二进制转十进制
- 十进制转二进制
- 二进制转八进制
- 八进制转二进制
- 八进制转十进制
- 十进制转八进制
- 十六进制转二进制
- 二进制转十六进制
- 十六进制转十进制
- 十进制转十六进制
- 八进制转十六进制
- 十六进制转八进制
- 二进制代码
- 二进制代码
- 8421 BCD码
- 余三码
- 格雷码
- ASCII码
- EBCDIC码
- 代码转换
- 错误检测与纠正码
- 逻辑门
- 逻辑门
- 与门
- 或门
- 非门
- 通用门
- 异或门
- 异或非门
- CMOS逻辑门
- 用二极管电阻逻辑实现的或门
- 与门与或门的比较
- 二层逻辑实现
- 阈值逻辑
- 布尔代数
- 布尔代数
- 布尔代数定律
- 布尔函数
- 德摩根定理
- 标准与或式和标准或与式
- 或与式转换为标准或与式
- 最小化技术
- 卡诺图化简
- 三变量卡诺图
- 四变量卡诺图
- 五变量卡诺图
- 六变量卡诺图
- 无关项
- 奎因-麦克拉斯基法
- 最小项和最大项
- 规范式和标准式
- 最大项表示
- 利用布尔代数化简
- 组合逻辑电路
- 数字组合电路
- 数字运算电路
- 多路选择器
- 多路选择器设计过程
- 多路选择器通用门
- 使用4:1多路选择器的2变量函数
- 使用8:1多路选择器的3变量函数
- 多路分配器
- 多路选择器与多路分配器的比较
- 奇偶校验位发生器和校验器
- 比较器
- 编码器
- 键盘编码器
- 优先编码器
- 译码器
- 算术逻辑单元
- 七段LED显示器
- 代码转换器
- 代码转换器
- 二进制转十进制转换器
- 十进制转BCD转换器
- BCD转十进制转换器
- 二进制转格雷码转换器
- 格雷码转二进制转换器
- BCD转余三码转换器
- 余三码转BCD转换器
- 加法器
- 半加器
- 全加器
- 串行加法器
- 并行加法器
- 用半加器实现的全加器
- 半加器与全加器的比较
- 用与非门实现的全加器
- 用与非门实现的半加器
- 二进制加法/减法器
- 减法器
- 半减器
- 全减器
- 并行减法器
- 用两个半减器实现的全减器
- 用与非门实现的半减器
- 时序逻辑电路
- 数字时序电路
- 时钟信号和触发
- 锁存器
- 移位寄存器
- 移位寄存器应用
- 二进制寄存器
- 双向移位寄存器
- 计数器
- 二进制计数器
- 非二进制计数器
- 同步计数器设计
- 同步计数器与异步计数器的比较
- 有限状态机
- 算法状态机
- 触发器
- 触发器
- 触发器转换
- D触发器
- JK触发器
- T触发器
- SR触发器
- 带时钟的SR触发器
- 无时钟SR触发器
- 带时钟的JK触发器
- JK触发器转T触发器
- SR触发器转JK触发器
- 触发方式:触发器
- 边沿触发触发器
- 主从JK触发器
- 竞争冒险现象
- A/D和D/A转换器
- 模数转换器
- 数模转换器
- 数模转换器和模数转换器IC
- 逻辑门的实现
- 用与非门实现非门
- 用与非门实现或门
- 用与非门实现与门
- 用与非门实现或非门
- 用与非门实现异或门
- 用与非门实现异或非门
- 用或非门实现非门
- 用或非门实现或门
- 用或非门实现与门
- 用或非门实现与非门
- 用或非门实现异或门
- 用或非门实现异或非门
- 使用CMOS的与非门/或非门
- 用与非门实现的全减器
- 使用2:1多路选择器的与门
- 使用2:1多路选择器的或门
- 使用2:1多路选择器的非门
- 存储器件
- 存储器件
- RAM和ROM
- 高速缓存设计
- 可编程逻辑器件
- 可编程逻辑器件
- 可编程逻辑阵列
- 可编程阵列逻辑
- 现场可编程门阵列
- 数字电子学系列
- 数字电子学系列
- CPU架构
- CPU架构
- 数字电子学资源
- 数字电子学 - 快速指南
- 数字电子学 - 资源
- 数字电子学 - 讨论
数字电子学中的或门
在数字电子学中,或门是一个基本逻辑门,具有两个或多个输入线和一条输出线。它执行布尔加法运算。
本章将解释或门的理论。在这里,我们将介绍或门的定义、逻辑符号、布尔表达式、真值表、运算和电路。
那么,让我们从或门的基本定义开始。
什么是或门?
或门是一种用于执行逻辑加法的逻辑门。它可以有两个或多个输入和一个输出。
只有当所有输入都为低电平或逻辑0时,或门的输出才为低电平或逻辑0。对于其余的输入组合,或门的输出为高电平或逻辑1。
下图显示了双输入和三输入或门的逻辑符号。
这里,A、B和C是输入线,Y是输出线。
或门的真值表
真值表是一个表格,它显示了不同输入组合和输出之间的关系。
以下是双输入或门的真值表:
输入 | 输出 | |
---|---|---|
A | B | Y |
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 1 |
下表显示了三输入或门的真值表:
输入 | 输出 | ||
---|---|---|---|
A | B | C | Y |
0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 |
0 | 1 | 0 | 1 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 1 |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 1 |
1 | 1 | 1 | 1 |
从这两个真值表中,我们可以观察到,只有当所有输入到或门的输入都为逻辑0或低电平时,或门的输出才为逻辑0或低电平。否则,或门的输出为高电平或逻辑1。
或门的布尔表达式
布尔表达式是一个逻辑函数,它描述了或门的输入和输出之间的数学关系。
双输入或门的布尔表达式如下所示:
Y = A + B
这里,A和B是输入变量,Y是输出变量。此表达式读作“Y等于A或B”。这里,“+”号代表或运算。
类似地,三输入或门的布尔表达式如下所示:
Y = A + B + C
这里,A、B和C是输入,Y是输出。
同样,我们可以将此表达式扩展到任意数量的输入变量。
或门的运行
双输入或门针对不同输入组合的运算描述如下:
- 如果A = 0且B = 0,则或门的输出为Y = 0。
- 如果A = 0且B = 1,则或门的输出为Y = 1。
- 如果A = 1且B = 0,则或门的输出为Y = 1。
- 如果A = 1且B = 1,则或门的输出为Y = 1。
该理论解释了当施加到或门的两个输入都为低电平或逻辑0时,或门的输出也为低电平或逻辑0,否则为高电平或逻辑1。
类似地,三输入或门的运行描述如下:
- 如果A = 0,B = 0,且C = 0,则或门的输出为Y = 0。
- 如果A = 0,B = 0,且C = 1,则或门的输出为Y = 1。
- 如果A = 0,B = 1,且C = 0,则或门的输出为Y = 1。
- 如果A = 0,B = 1,且C = 1,则或门的输出为Y = 1。
- 如果A = 1,B = 0,且C = 0,则或门的输出为Y = 1。
- 如果A = 1,B = 0,且C = 1,则或门的输出为Y = 1。
- 如果A = 1,B = 1,且C = 0,则或门的输出为Y = 1。
- 如果A = 1,B = 1,且C = 1,则或门的输出为Y = 1。
该理论还解释了只有当所有三个输入都为低电平或逻辑0时,或门的输出才为低电平或逻辑0。
使用晶体管的或门
我们可以使用晶体管来实现或门的逻辑电路。下图显示了使用BJT晶体管实现的双输入或门。
此或门电路也称为晶体管-晶体管逻辑 (TTL) 或门。
晶体管或门的运行
上述晶体管或门电路的运行解释如下:
当两个输入A和B都为低电平,即A和B都连接到低电压 (0 V) 时,晶体管Q1和Q2保持关闭状态并充当开路开关。结果是输出线将直接连接到地电位。这使得电路的输出为低电平或逻辑0。
如果输入A为低电平而输入B为高电平,则晶体管Q1将关闭,而晶体管Q2将打开并充当闭路开关。因此,电源电压VCC将通过晶体管Q2连接到输出线。因此,电路的输出为高电平或逻辑1。
如果输入A为高电平而输入B为低电平,则晶体管Q1将导通,而晶体管Q2将充当开路开关。因此,输出线将通过晶体管Q1连接到电源VCC。因此,电路的输出为高电平或逻辑1。
当两个输入A和B都为高电平时,晶体管Q1和Q2都将导通并充当闭路开关。输出线将通过两个晶体管连接到电源VCC,这使得电路的输出为高电平或逻辑1。
该理论解释了当电路的两个输入都连接到逻辑0或低电平信号时,输出为低电平或逻辑0,否则输出为高电平或逻辑1。因此,此电路实现了或门功能。
我们可以向电路中添加更多晶体管以实现更高阶的或门。
使用开关的或门
我们还可以使用电开关、电池和灯来实现或逻辑运算。下图描绘了双输入或门的开关电路图。
此电路的工作原理如下:
当开关A和B都打开时,电流没有闭合路径。因此,灯将保持熄灭状态,表示低电平或逻辑0输出。
如果开关A打开而开关B闭合,则电流将通过开关B形成闭合路径。在这种情况下,灯将亮起,表示高电平或逻辑1输出。
如果开关A闭合而开关B打开,电流将有一个闭合路径流过开关A。在这种情况下,灯泡会亮起,代表高电平或逻辑1输出。
如果开关A和开关B都闭合,电流将有一个闭合路径流过。这也会使灯泡亮起,代表高电平或逻辑1输出。
这样,上述开关电路实现了或门的运算。我们可以并联添加更多开关来实现更高阶的或门逻辑。
或门IC
实际上,或门以集成电路或IC的形式存在。最常用的或门IC是IC 7432,它是一个四2输入或门IC。它包含四个双输入或门。
下图显示了或门IC 7432的引脚和方框图。
或门IC 7432有14个引脚,它是一个晶体管-晶体管逻辑 (TTL) 或门IC。
结论
总之,或门是一个基本的逻辑门,具有两个或多个输入线和一条输出线。只有当所有输入都为低电平时,它才会产生低电平或逻辑0输出;否则,它会产生高电平或逻辑1输出。
在本章中,我们解释了或门的原理。这里我们只介绍了双输入和三输入或门。但是,相同的理论和技术解释适用于任何输入数量的或门。