使用半加器设计全加器

在数据处理中，操作数的加法是计算机、计算器等不同电子设备执行的最基本运算之一。设计用于对两个或多个数字（更具体地说，是二进制数字）进行加法的电子电路称为加法器。众所周知，逻辑电路使用二进制系统进行运算，因此加法器也称为二进制加法器。

加法器的类型

根据加法器电路可以相加的二进制数字位数，加法器（或二进制加法器）分为两种类型：

在这里，我们将讨论使用半加器实现全加器的方法。但在那之前，让我们先了解一下半加器和全加器的基础知识。

半加器是一种组合逻辑电路，设计用于相加两个二进制数字。半加器提供输出以及进位（如果有）。半加器电路可以通过连接一个异或门和一个与门来设计。它有两个输入端和两个输出端，分别用于和 (S) 和进位 (C)。半加器的框图和电路图如图 1 所示。

在半加器中，异或门的输出是两位的和，与门的输出是进位位。但是，在半加器电路中，一次加法中获得的进位不会转发到下一次加法。

半加器的输出方程为：

$$\mathrm{Sum, \: S \: = \: A \: \oplus \: B}$$

$$\mathrm{Carry, \: C \: = \: A \: \cdot \ B}$$

全加器也是一种组合逻辑电路，可以相加两个二进制数字（位）和一个进位位，并产生一个和位和一个进位位作为输出。

换句话说，一种组合电路，设计用于相加三个二进制数字并产生两个输出（和和进位）的电路称为全加器。因此，全加器电路相加三个二进制数字，其中两个是输入，一个是从前一次加法中转发的进位。全加器的框图和电路图如图 2 所示。

很明显，全加器的逻辑电路由一个异或门、三个与门和一个或门组成，这些门按图 2 所示连接在一起。这里，A 和 B 是输入位，C_in 是前一次加法的进位，S 是和位，C_out 是输出进位位。

全加器的输出方程为：

$$\mathrm{Sum, \: S \: = \: A \: \oplus \: B \: \oplus \: C_{in}}$$

$$\mathrm{Carry, \: C_{out} \: = \: Ab \: + \: AC_{in} \: + \: BC_{in}}$$

现在，让我们讨论使用半加器实现全加器的方法。

使用两个半加器实现的全加器的逻辑图如图 3 所示：

使用两个半加器实现的全加器的框图如图 4 所示。

从使用半加器实现的全加器的逻辑图可以看出，我们需要两个异或门、两个与门和一个或门来使用半加器实现全加器电路。

但是，使用半加器实现全加器有一个主要的缺点，那就是增加了传播延迟。这意味着输入位必须依次经过多个门，这增加了全加器电路的总传播延迟。

打印页面