- 数字电子教程
- 数字电子 - 首页
- 数字电子基础
- 数字系统类型
- 信号类型
- 逻辑电平与脉冲波形
- 数字系统组件
- 数字逻辑运算
- 数字系统优势
- 数制
- 数制
- 二进制数表示
- 二进制运算
- 有符号二进制运算
- 八进制运算
- 十六进制运算
- 补码运算
- 进制转换
- 进制转换
- 二进制转十进制
- 十进制转二进制
- 二进制转八进制
- 八进制转二进制
- 八进制转十进制
- 十进制转八进制
- 十六进制转二进制
- 二进制转十六进制
- 十六进制转十进制
- 十进制转十六进制
- 八进制转十六进制
- 十六进制转八进制
- 二进制码
- 二进制码
- 8421 BCD码
- 余三码
- 格雷码
- ASCII码
- EBCDIC码
- 码制转换
- 误码检测与纠正码
- 逻辑门
- 逻辑门
- 与门
- 或门
- 非门
- 通用门
- 异或门
- 同或门
- CMOS逻辑门
- 用二极管电阻逻辑实现或门
- 与门与或门的比较
- 二层逻辑实现
- 阈值逻辑
- 布尔代数
- 布尔代数
- 布尔代数定律
- 布尔函数
- 德摩根定理
- SOP和POS形式
- POS到标准POS形式
- 化简技术
- 卡诺图化简
- 三变量卡诺图
- 四变量卡诺图
- 五变量卡诺图
- 六变量卡诺图
- 无关项
- 奎因-麦克斯拉斯基法
- 最小项和最大项
- 规范式和标准式
- 最大项表示
- 利用布尔代数化简
- 组合逻辑电路
- 数字组合电路
- 数字运算电路
- 多路选择器
- 多路选择器设计过程
- 多路选择器通用门
- 用4:1多路选择器实现2变量函数
- 用8:1多路选择器实现3变量函数
- 多路分配器
- 多路选择器与多路分配器的比较
- 奇偶校验位发生器和校验器
- 比较器
- 编码器
- 键盘编码器
- 优先编码器
- 译码器
- 算术逻辑单元
- 七段LED显示器
- 码制转换器
- 码制转换器
- 二进制转十进制转换器
- 十进制转BCD转换器
- BCD转十进制转换器
- 二进制转格雷码转换器
- 格雷码转二进制转换器
- BCD转余三码转换器
- 余三码转BCD转换器
- 加法器
- 半加器
- 全加器
- 串行加法器
- 并行加法器
- 用半加器实现全加器
- 半加器与全加器的比较
- 用与非门实现全加器
- 用与非门实现半加器
- 二进制加减法器
- 减法器
- 半减器
- 全减器
- 并行减法器
- 用两个半减器实现全减器
- 用与非门实现半减器
- 时序逻辑电路
- 数字时序电路
- 时钟信号和触发
- 锁存器
- 移位寄存器
- 移位寄存器应用
- 二进制寄存器
- 双向移位寄存器
- 计数器
- 二进制计数器
- 非二进制计数器
- 同步计数器设计
- 同步计数器与异步计数器的比较
- 有限状态机
- 算法状态机
- 触发器
- 触发器
- 触发器转换
- D触发器
- JK触发器
- T触发器
- SR触发器
- 带时钟SR触发器
- 无时钟SR触发器
- 带时钟JK触发器
- JK触发器转T触发器
- SR触发器转JK触发器
- 触发方式:触发器
- 边沿触发触发器
- 主从JK触发器
- 竞争冒险现象
- A/D和D/A转换器
- 模数转换器
- 数模转换器
- 数模转换器和模数转换器IC
- 逻辑门的实现
- 用与非门实现非门
- 用与非门实现或门
- 用与非门实现与门
- 用与非门实现或非门
- 用与非门实现异或门
- 用与非门实现同或门
- 用或非门实现非门
- 用或非门实现或门
- 用或非门实现与门
- 用或非门实现与非门
- 用或非门实现异或门
- 用或非门实现同或门
- 用CMOS实现与非/或非门
- 用与非门实现全减器
- 用2:1多路选择器实现与门
- 用2:1多路选择器实现或门
- 用2:1多路选择器实现非门
- 存储器件
- 存储器件
- RAM和ROM
- 高速缓存设计
- 可编程逻辑器件
- 可编程逻辑器件
- 可编程逻辑阵列
- 可编程阵列逻辑
- 现场可编程门阵列
- 数字电子系列
- 数字电子系列
- CPU架构
- CPU架构
- 数字电子资源
- 数字电子 - 快速指南
- 数字电子 - 资源
- 数字电子 - 讨论
用与非门实现或非门
或非门和与非门是通用逻辑门,可以使用它们实现任何逻辑门或任何其他逻辑表达式。阅读本教程,了解如何使用与非门实现或非门。
什么是或非门?
或非门是一种通用逻辑门,因为它可以用来实现任何其他类型的逻辑门。
或非意为“非+或”。这意味着对或门的输出进行非运算或反转。因此,或非门是或门和非门的组合。
$$\mathrm{或非门 = 或门 + 非门}$$
或非门是一种逻辑门,只有当所有输入都为低电平(逻辑0)时,其输出才为高电平(逻辑1),即使任何一个输入变为高电平(逻辑1),它也给出低电平(逻辑0)输出。双输入或非门的逻辑符号如图1所示。
或非门的输出方程
如果A和B是输入变量,Y是或非门的输出变量,则或非门的输出由下式给出:
$$\mathrm{Y = \overline{A + B} = (A + B)'}$$
读作“Y等于A加B的整体非”。
或非门的真值表
显示逻辑门输入和输出之间关系的表称为真值表。以下是或非门的真值表:
输入 | 输出 | |
---|---|---|
A | B | Y = (A + B)' |
0 | 0 | 1 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 0 |
什么是与非门?
与非门是一种通用逻辑门。其中,通用逻辑门是可以用来实现任何逻辑表达式或任何其他类型逻辑门的门。
与非门基本上是两个基本逻辑门的组合,即与门和非门,即:
$$\mathrm{与非逻辑 = 与逻辑 + 非逻辑}$$
与非门是一种逻辑门,当所有输入都为高电平时,其输出为低电平(逻辑0),当任何一个输入为低电平(逻辑0)时,其输出为高电平(逻辑1)。因此,与非门的运算与与门的运算相反。双输入与非门的逻辑符号如图2所示。
与非门的输出方程
如果A和B是输入变量,Y是与非门的输出变量,则其输出由下式给出:
$$\mathrm{Y = \overline{A \cdot B} = (A \cdot B)'}$$
读作“Y等于A乘B的整体非”。
与非门的真值表
以下是与非门的真值表:
输入 | 输出 | |
---|---|---|
A | B | Y = (A·B)' |
0 | 0 | 1 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
现在,让我们讨论如何用与非门实现或非门。
用与非门实现或非门
如上所述,与非门是一种通用逻辑门,因此它可以用来实现任何其他逻辑门。图3显示了使用与非门实现或非门的方案。
从逻辑电路可以看出,要仅使用与非门实现或非门,需要4个与非门。前两个与非门对输入变量A和B进行求反,第三个与非门产生互补输入A'和B'的与非输出。最后,第四个与非门再次作为反相器工作并产生输出Y。此输出Y等效于或非门的输出。
输出方程
第一个和第二个与非门的输出为:
$$\mathrm{Y_{1} = \bar{A} \:\: and \:\: Y_{2} = \bar{B}}$$
第三个与非门的输出为:
$$\mathrm{Y_{3} = \overline{\bar{A} \cdot \bar{B}} = A + B}$$
第四个与非门的输出为:
$$\mathrm{Y = \overline{A + B}}$$
因此,这是或非门的输出。通过这种方式,我们可以仅使用与非门来实现或非门。