数字电子技术 - 串行二进制加法器

在数字电子技术中，二进制加法器是一个组合逻辑电路，用于执行两个或多个二进制位的加法。二进制加法是根据布尔代数的加法定律进行的，即：

$$\mathrm{0 \: + \: 0 \: = \: 0}$$

$$\mathrm{0 \: + \: 1 \: = \: 1}$$

$$\mathrm{1 \: + \: 0 \: = \: 1}$$

$$\mathrm{1 \: + \: 1 \: = \: 10}$$

二进制加法器分为两种类型：串行二进制加法器和并行二进制加法器。

在本教程中，我们将讨论串行二进制加法器，包括其定义、逻辑电路图和工作原理。让我们从串行二进制加法器的基本介绍开始。

什么是串行二进制加法器？

串行二进制加法器是一种用于串行形式相加二进制数的二进制加法器电路。在串行加法器中，两个要串行相加的二进制数存储在两个移位寄存器中，分别称为移位寄存器A和移位寄存器B。

串行二进制加法器的逻辑电路图如图1所示。(此处应插入图1)

串行加法器电路中不同元件的功能如下：

全加器是一个数字组合逻辑电路，它可以相加三个二进制位并产生两个输出位，即和位和进位位。在串行二进制加法器电路中，全加器一次相加一对位。

可以存储多个位数据的多个触发器组称为移位寄存器。在串行二进制加法器中，使用两个移位寄存器，一个用于存储被加数位，另一个用于存储加数位的二进制数。

在串行加法器中，D触发器用于存储进位输出位。该D触发器的输出用作下一阶段加法的进位输入。

在串行二进制加法器电路中，二进制位（位）使用全加器电路一次相加一对。全加器产生的进位被传输到D触发器。因此，该D触发器的输出随后用作下一对有效位的进位输入。和位S被传输到第三个移位寄存器。现在，让我们详细了解串行二进制加法器的工作原理。

开始时，移位寄存器A存储给定二进制数的被加数位，移位寄存器B存储加数位。最初，D触发器被清零为0，因此没有进位。移位寄存器A和B的输出以I₀和I₁输入的形式向全加器电路提供一对有效位。移位控制用于启用移位寄存器A和B以及进位触发器。

因此，在每个时钟脉冲下，寄存器A和B向右移位，来自全加器电路输出S的和位进入移位寄存器A的最左端。因此，对于每个后续的时钟脉冲，一个新的和位被传输到移位寄存器A，一个新的进位位被传输到D触发器的输出Q。此过程持续到移位控制被禁用。

因此，通过将一对位与之前的进位一起提供给全加器电路，并一次将一个和位传输到移位寄存器A，从而完成了两个二进制数的串行加法。

现在，我们可以总结串行二进制加法器的工作过程如下：

重复执行此过程以串行形式执行两个、三个或更多二进制数的加法，并将求和结果累积到移位寄存器A中。

打印页面