- 数字电子技术教程
- 数字电子技术 - 首页
- 数字电子技术基础
- 数字系统类型
- 信号类型
- 逻辑电平与脉冲波形
- 数字系统组件
- 数字逻辑运算
- 数字系统优势
- 数制
- 数制
- 二进制数的表示
- 二进制算术
- 有符号二进制算术
- 八进制算术
- 十六进制算术
- 补码算术
- 进制转换
- 进制转换
- 二进制转十进制
- 十进制转二进制
- 二进制转八进制
- 八进制转二进制
- 八进制转十进制
- 十进制转八进制
- 十六进制转二进制
- 二进制转十六进制
- 十六进制转十进制
- 十进制转十六进制
- 八进制转十六进制
- 十六进制转八进制
- 二进制编码
- 二进制编码
- 8421 BCD码
- 余三码
- 格雷码
- ASCII码
- EBCDIC码
- 编码转换
- 错误检测与纠正码
- 逻辑门
- 逻辑门
- 与门
- 或门
- 非门
- 通用门
- 异或门
- 异或非门
- CMOS逻辑门
- 用二极管电阻逻辑实现或门
- 与门与或门的比较
- 两级逻辑实现
- 阈值逻辑
- 布尔代数
- 布尔代数
- 布尔代数定律
- 布尔函数
- 德摩根定理
- 标准与或式和标准或与式
- 标准或与式转标准或与式
- 化简技术
- 卡诺图化简
- 三变量卡诺图
- 四变量卡诺图
- 五变量卡诺图
- 六变量卡诺图
- 无关项
- 奎因-麦克拉斯基法
- 最小项和最大项
- 标准式和规范式
- 最大项表示
- 使用布尔代数化简
- 组合逻辑电路
- 数字组合电路
- 数字算术电路
- 多路选择器
- 多路选择器设计流程
- 多路选择器通用门
- 使用4:1多路选择器实现2变量函数
- 使用8:1多路选择器实现3变量函数
- 多路分配器
- 多路选择器与多路分配器的比较
- 奇偶校验位发生器和校验器
- 比较器
- 编码器
- 键盘编码器
- 优先编码器
- 译码器
- 算术逻辑单元
- 7段LED显示器
- 代码转换器
- 代码转换器
- 二进制转十进制转换器
- 十进制转BCD转换器
- BCD转十进制转换器
- 二进制转格雷码转换器
- 格雷码转二进制转换器
- BCD转余三码转换器
- 余三码转BCD转换器
- 加法器
- 半加法器
- 全加法器
- 串行加法器
- 并行加法器
- 使用半加法器实现全加法器
- 半加法器与全加法器的比较
- 用与非门实现全加法器
- 用与非门实现半加法器
- 二进制加减法器
- 减法器
- 半减法器
- 全减法器
- 并行减法器
- 使用两个半减法器实现全减法器
- 用与非门实现半减法器
- 时序逻辑电路
- 数字时序电路
- 时钟信号和触发
- 锁存器
- 移位寄存器
- 移位寄存器应用
- 二进制寄存器
- 双向移位寄存器
- 计数器
- 二进制计数器
- 非二进制计数器
- 同步计数器设计
- 同步计数器与异步计数器的比较
- 有限状态机
- 算法状态机
- 触发器
- 触发器
- 触发器转换
- D触发器
- JK触发器
- T触发器
- SR触发器
- 带时钟SR触发器
- 无时钟SR触发器
- 带时钟JK触发器
- JK触发器转T触发器
- SR触发器转JK触发器
- 触发方法:触发器
- 边沿触发触发器
- 主从JK触发器
- 竞争冒险现象
- 模数转换器和数模转换器
- 模数转换器
- 数模转换器
- 数模转换器和模数转换器IC
- 逻辑门的实现
- 用与非门实现非门
- 用与非门实现或门
- 用与非门实现与门
- 用与非门实现或非门
- 用与非门实现异或门
- 用与非门实现异或非门
- 用或非门实现非门
- 用或非门实现或门
- 用或非门实现与门
- 用或非门实现与非门
- 用或非门实现异或门
- 用或非门实现异或非门
- 使用CMOS的与非门/或非门
- 用与非门实现全减法器
- 使用2:1多路选择器实现与门
- 使用2:1多路选择器实现或门
- 使用2:1多路选择器实现非门
- 存储器件
- 存储器件
- RAM和ROM
- 高速缓存存储器设计
- 可编程逻辑器件
- 可编程逻辑器件
- 可编程逻辑阵列
- 可编程阵列逻辑
- 现场可编程门阵列
- 数字电子技术系列
- 数字电子技术系列
- CPU架构
- CPU架构
- 数字电子技术资源
- 数字电子技术 - 快速指南
- 数字电子技术 - 资源
- 数字电子技术 - 讨论
数字电子技术中的全减法器
什么是全减法器?
**全减法器**是一个组合电路,具有三个输入A、B、bin和两个输出d和b。其中,A是被减数,B是减数,bin是前一级的借位,d是差输出,b是借位输出。
众所周知,半减法器只能用于二进制数的最低有效位(LSB)的减法。如果在两个二进制数的LSB相减时产生借位,则会影响下一级的减法。因此,带借位的减法由全减法器执行。
全减法器的框图和电路图如图1所示。(此处应插入图1)
因此,我们可以使用两个异或门、两个非门、两个与门和一个或门来实现全减法器。
全减法器的操作
现在,让我们了解全减法器的操作。全减法器根据二进制减法的规则执行其运算以找到两个二进制数的差,这些规则如下:
在全减法器的情况下,输出变量(差和借位)的1和0由A – B – bin的减法决定。
从全减法器的逻辑电路图可以看出,差位(d)是由两个输入A、B和bin的异或运算得到的,输出借位(b)是由变量A、B和bin的非、与和或运算得到的。
全减法器的真值表
真值表是给出逻辑电路输入和输出之间关系的表。以下是全减法器的真值表:
输入 | 输出 | |||
---|---|---|---|---|
A | B | Bin | D(差) | B(借位) |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 1 |
0 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 0 |
1 | 1 | 0 | 0 | 0 |
1 | 1 | 1 | 1 | 1 |
全减法器的卡诺图
我们可以使用卡诺图(或卡诺图),一种简化布尔代数的方法,来确定差位(d)和输出借位(b)的方程。
半减法器的卡诺图化简如图2所示。(此处应插入图2)
全减法器的特性方程
全减法器的特性方程,即差值(d)和借位输出(b)的方程,是通过遵循二进制减法规则获得的。这些方程如下所示:
全减法器的差值(d)是A、B和bin的异或。因此,
$$\mathrm{差值, \: d \: = \: A \oplus B \oplus b_{in} \: = \: A'B'b_{in} \: + \: AB'b'_{in} \: + \: A'Bb'_{in} \: + \: ABb_{in}}$$
全减法器的借位(b)由下式给出:
**从逻辑电路图和卡诺图**:
$$\mathrm{借位, \: b \: = \: A'B \: + \: \left ( A \oplus B \right ) \: 'b_{in}}$$
从真值表:
$$\mathrm{借位, \: b \: = \: A'B'b_{in} \: + \: A'Bb'_{in} \: + \: A'Bb_{in} \: + \: ABb_{in}}$$
或者
$$\mathrm{借位, \: b \: = \: A'B \left ( b_{in} \: + \: b'_{in} \right ) \: + \: \left (AB \: + \: A'B' \right )b_{in} \: = \: A'B \: + \: \left (A \oplus B \right )'b_{in}}$$
全减法器的应用
以下是全减法器的一些重要应用:
- 全减法器用于计算机CPU的算术逻辑单元(ALU)。
- 全减法器广泛用于电子计算器和许多其他数字设备中执行减法等算术运算。
- 全减法器用于不同的微控制器进行算术减法。
- 它们用于计时器和程序计数器 (PC)。
- 全减法器也用于处理器计算地址、表格等。
- 全减法器也用于数字信号处理 (DSP) 和基于网络的系统。
结论
从以上讨论中,我们可以得出结论,全减法器是一个组合逻辑电路,可以计算三个二进制位的差值。在全减法器中,前一级的借位(如果有)也用于下一级的减法运算。因此,全减法器用于执行具有任意位数的二进制数的减法。