带时钟的JK触发器

在数字电子学中，触发器是许多电子电路中使用的最基本的存储单元，用于存储1位信息。触发器基本上是一个具有两个稳定状态的双稳态多谐振荡器。

触发器由组合逻辑门组成。然而，逻辑门本身无法存储信息，但是当多个逻辑门以特定方式连接时，它们可以存储信息。此外，触发器是所有时序逻辑电路的最基本构建块。触发器的框图如图1所示。

触发器具有一或多个输入和两个输出，通常用Q和Q'表示，以及一个时钟输入。时钟输入用于触发触发器，以便它可以改变其输出的状态。

有几种类型的触发器，例如SR触发器、JK触发器、D触发器和T触发器。每种类型的触发器都具有其独特的属性和特性，适用于特定目的。

本文旨在解释带时钟JK触发器的电路图、真值表和布尔表达式。所以让我们从带时钟JK触发器的基本介绍开始。

什么是带时钟的JK触发器？

具有两个分别由字母J和K指定的输入的触发器称为JK触发器。在JK触发器的情况下，符号J和K类似于SR触发器中的字母S和R。

从技术上讲，JK触发器基本上是对SR触发器的改进，其中定义了SR触发器的无效或禁止状态。

JK触发器的框图如图2所示。

JK触发器的逻辑电路图如图3所示。

因此，JK触发器有两个输入，分别标记为J和K，以及两个输出，Q和Q'。它还有一个额外的时钟信号输入端。时钟信号用于同步触发器电路。

JK触发器以发明集成电路(IC)的发明者杰克·基尔比的名字命名，他于1958年发明了集成电路。

带时钟JK触发器的操作

下面解释带时钟JK触发器的上述电路的操作：

当没有时钟信号时，电路将保持非活动状态，并且NAND门3和4的输出不会随着J和K输入的任何变化而变化。

当将时钟信号施加到电路时，NAND门3和4的输出将根据J和K输入而定。在这种情况下，电路将按照下表所述工作：

从带时钟JK触发器的真值表中，我们可以导出触发器的特性方程如下：

因此，JK触发器的特性方程为：

$$\mathrm{Q_{n+1}\:=\:JQ_{n}^{'}\:+\:K'Q_{n}}$$

带时钟JK触发器的优点

以下是JK触发器的主要优点：

• 在JK触发器中，不会出现禁止状态。
• 在JK触发器中，代替禁止状态的是当前状态翻转，即当两个输入（J和K）都为1时，当前状态取反。

这就是数字电子学中带时钟JK触发器的全部内容。