- 数字电子技术教程
- 数字电子技术 - 首页
- 数字电子技术基础
- 数字系统类型
- 信号类型
- 逻辑电平和脉冲波形
- 数字系统组件
- 数字逻辑运算
- 数字系统优势
- 数制
- 数制
- 二进制数表示
- 二进制算术
- 带符号二进制算术
- 八进制算术
- 十六进制算术
- 补码算术
- 进制转换
- 进制转换
- 二进制到十进制转换
- 十进制到二进制转换
- 二进制到八进制转换
- 八进制到二进制转换
- 八进制到十进制转换
- 十进制到八进制转换
- 十六进制到二进制转换
- 二进制到十六进制转换
- 十六进制到十进制转换
- 十进制到十六进制转换
- 八进制到十六进制转换
- 十六进制到八进制转换
- 二进制代码
- 二进制代码
- 8421 BCD码
- 余三码
- 格雷码
- ASCII码
- EBCDIC码
- 代码转换
- 错误检测与纠正码
- 逻辑门
- 逻辑门
- 与门
- 或门
- 非门
- 通用门
- 异或门
- 异或非门
- CMOS逻辑门
- 使用二极管电阻逻辑的或门
- 与门与或门比较
- 二层逻辑实现
- 阈值逻辑
- 布尔代数
- 布尔代数
- 布尔代数定律
- 布尔函数
- 德摩根定理
- SOP和POS形式
- POS到标准POS形式
- 最小化技术
- 卡诺图化简
- 三变量卡诺图
- 四变量卡诺图
- 五变量卡诺图
- 六变量卡诺图
- 无关项
- 奎因-麦克斯拉斯基法
- 最小项和最大项
- 规范式和标准式
- 最大项表示
- 使用布尔代数化简
- 组合逻辑电路
- 数字组合电路
- 数字算术电路
- 多路选择器
- 多路选择器设计步骤
- 多路选择器通用门
- 使用4:1多路选择器的2变量函数
- 使用8:1多路选择器的3变量函数
- 多路分解器
- 多路选择器与多路分解器比较
- 奇偶校验位发生器和校验器
- 比较器
- 编码器
- 键盘编码器
- 优先编码器
- 译码器
- 算术逻辑单元
- 7段LED显示器
- 代码转换器
- 代码转换器
- 二进制到十进制转换器
- 十进制到BCD转换器
- BCD到十进制转换器
- 二进制到格雷码转换器
- 格雷码到二进制转换器
- BCD到余三码转换器
- 余三码到BCD转换器
- 加法器
- 半加器
- 全加器
- 串行加法器
- 并行加法器
- 使用半加器的全加器
- 半加器与全加器比较
- 使用与非门的全加器
- 使用与非门的半加器
- 二进制加法/减法器
- 减法器
- 半减器
- 全减器
- 并行减法器
- 使用两个半减器的全减器
- 使用与非门的半减器
- 时序逻辑电路
- 数字时序电路
- 时钟信号和触发
- 锁存器
- 移位寄存器
- 移位寄存器应用
- 二进制寄存器
- 双向移位寄存器
- 计数器
- 二进制计数器
- 非二进制计数器
- 同步计数器设计
- 同步计数器与异步计数器比较
- 有限状态机
- 算法状态机
- 触发器
- 触发器
- 触发器转换
- D触发器
- JK触发器
- T触发器
- SR触发器
- 带时钟SR触发器
- 无时钟SR触发器
- 带时钟JK触发器
- JK触发器到T触发器转换
- SR触发器到JK触发器转换
- 触发方法:触发器
- 边沿触发触发器
- 主从JK触发器
- 竞争冒险现象
- A/D和D/A转换器
- 模数转换器
- 数模转换器
- 数模转换器和模数转换器IC
- 逻辑门的实现
- 用与非门实现非门
- 用与非门实现或门
- 用与非门实现与门
- 用与非门实现或非门
- 用与非门实现异或门
- 用与非门实现异或非门
- 用或非门实现非门
- 用或非门实现或门
- 用或非门实现与门
- 用或非门实现与非门
- 用或非门实现异或门
- 用或非门实现异或非门
- 使用CMOS的与非/或非门
- 使用与非门的全减器
- 使用2:1多路选择器的与门
- 使用2:1多路选择器的或门
- 使用2:1多路选择器的非门
- 存储器件
- 存储器件
- RAM和ROM
- 高速缓存设计
- 可编程逻辑器件
- 可编程逻辑器件
- 可编程逻辑阵列
- 可编程阵列逻辑
- 现场可编程门阵列
- 数字电子技术系列
- 数字电子技术系列
- CPU架构
- CPU架构
- 数字电子技术资源
- 数字电子技术 - 快速指南
- 数字电子技术 - 资源
- 数字电子技术 - 讨论
数字电子技术 - 多路分解器
什么是多路分解器?
多路分解器是一种组合逻辑电路,它接收单个输入并将其分配到多个输出线上。多路分解器简称为DEMUX。由于多路分解器用于将相同的数据传输到不同的目的地,因此它也被称为数据分配器。
还有一种名为多路选择器的组合逻辑电路,它执行与多路分解器相反的操作,即接收多个输入并在任何时间将其中一个传输到输出线。
根据定义,我们可以说多路分解器是一个1到2n的器件。典型1×2n多路分解器的功能框图如图1所示。
可以看出,多路分解器只有一个数据输入线,2n个输出线和n个选择线。施加到多路分解器选择线的逻辑电平决定了将输入数据传输到的输出通道。
多路分解器电路是广泛用于数字译码器和布尔函数发生器电路中的组合逻辑电路。
多路分解器的类型
根据输出线的数量(2n),多路分解器可以分为几种类型。一些常用的多路分解器类型有:
- 1×2多路分解器
- 1×4多路分解器
现在,让我们简要讨论每种类型的多路分解器。
1×2多路分解器
1×2多路分解器的功能框图如图2所示。
1×2多路分解器由1个输入线(I)、1个选择线(S)和2个输出线(Y0和Y1)组成。施加到选择线的逻辑电平决定了将输入数据传输到的输出线。
可以使用下表所示的函数表来分析1×2多路分解器的操作。
选择线 | 输出 | |
---|---|---|
S | Y1 | Y0 |
0 | 0 | I |
1 | I | 0 |
从1×2多路分解器的此函数表中,我们可以直接推导出每个输出的布尔表达式,如下所示。
$$\mathrm{Y_{0} \: = \: \bar{S} \: I}$$
并且,
$$\mathrm{Y_{1} \: = \: S \: I}$$
1×4多路分解器
1×4多路分解器的功能框图如图3所示。
1×4多路分解器具有1个输入线(I)、2个选择线(S0和S1)和4个输出线(Y0、Y1、Y2和Y3)。施加到选择线的逻辑电平决定了将输入数据(I)传输到的输出线。
可以使用下表所示的函数表来理解1×4多路分解器的操作。
选择线 | 输出 | ||||
---|---|---|---|---|---|
S1 | S0 | Y3 | Y2 | Y1 | Y0 |
0 | 0 | 0 | 0 | 0 | I |
0 | 1 | 0 | 0 | I | 0 |
1 | 0 | 0 | I | 0 | 0 |
1 | 1 | I | 0 | 0 | 0 |
Y1
Y0
I
从1×4多路分解器的此真值表中,我们可以直接写出每个输出的布尔表达式,如下所示。
$$\mathrm{Y_{0} \: = \: \bar{S_{1}} \: \bar{S_{0}} \: I}$$
$$\mathrm{Y_{1} \: = \: \bar{S_{1}} \: S_{0} \: I}$$
$$\mathrm{Y_{2} \: = \: S_{1} \: \bar{S_{0}} \: I}$$
$$\mathrm{Y_{3} \: = \: S_{1} \: S_{0} \: I}$$
- 我们可以很容易地理解上述电路的操作。类似地,您可以通过遵循相同的程序来实现1×8多路分解器和1×16多路分解器。
- 高阶多路分解器的实现
现在,让我们使用低阶多路分解器来实现以下两个高阶多路分解器。
1×8多路分解器
1×16多路分解器
1×8多路分解器
在本节中,让我们使用1×4多路分解器和1×2多路分解器来实现1×8多路分解器。我们知道1×4多路分解器具有单个输入、两个选择线和四个输出。而1×8多路分解器具有单个输入、三个选择线和八个输出。 | 输出 | |||||||||
---|---|---|---|---|---|---|---|---|---|---|
因此,为了获得最终的八个输出,我们需要在第二级使用两个1×4多路分解器。由于第二级的输入数量为两个,因此我们需要在第一级使用1×2多路分解器,以便第一级的输出将成为第二级的输入。此1×2多路分解器的输入将是1×8多路分解器的整体输入。 | 令1×8多路分解器具有一个输入I、三个选择线s2、s1和s0以及输出Y7到Y0。1×8多路分解器的真值表如下所示。 | 选择输入 | s2 | s1 | s0 | Y7 | Y3 | Y2 | Y1 | Y0 |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | I |
0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | I | 0 |
0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | I | 0 | 0 |
0 | 1 | 1 | 0 | 0 | 0 | 0 | I | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 0 | 0 | I | 0 | 0 | 0 | 0 |
1 | 0 | 1 | 0 | 0 | I | 0 | 0 | 0 | 0 | 0 |
1 | 1 | 0 | 0 | I | 0 | 0 | 0 | 0 | 0 | 0 |
1 | 1 | 1 | I | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
根据上述真值表,我们可以很容易地利用低阶多路复用器实现1×8解多路复用器。1×8解多路复用器的框图如下所示。
公共选择线 s1 & s0 应用于两个1×4解多路复用器。上部1×4解多路复用器的输出为Y7到Y4,下部1×4解多路复用器的输出为Y3到Y0。
另一个选择线 s2 应用于1×2解多路复用器。如果s2为零,则下部1×4解多路复用器的四个输出之一将等于输入I,这取决于选择线s1 & s0的值。类似地,如果s2为一,则上部1×4解多路复用器的四个输出之一将等于输入I,这取决于选择线s1 & s0的值。
高阶多路分解器的实现
在本节中,让我们使用1×8解多路复用器和1×2解多路复用器来实现1×16解多路复用器。我们知道1×8解多路复用器具有单个输入、三个选择线和八个输出。而1×16解多路复用器具有单个输入、四个选择线和十六个输出。
因此,为了获得最终的十六个输出,我们需要在第二级使用两个1×8解多路复用器。由于第二级的输入数量为两个,因此我们需要在第一级使用1×2解多路复用器,以便第一级的输出成为第二级的输入。这个1×2解多路复用器的输入将是1×16解多路复用器的整体输入。
假设1×16解多路复用器有一个输入I,四个选择线s3、s2、s1 & s0和输出Y15到Y0。使用低阶多路复用器的1×16解多路复用器的框图如下所示。
公共选择线 s2、s1 & s0 应用于两个1×8解多路复用器。上部1×8解多路复用器的输出为Y15到Y8,下部1×8解多路复用器的输出为Y7到Y0。
另一个选择线 s3 应用于1×2解多路复用器。如果s3为零,则下部1×8解多路复用器的八个输出之一将等于输入I,这取决于选择线s2、s1 & s0的值。类似地,如果s3为一,则上部1×8解多路复用器的八个输出之一将等于输入I,这取决于选择线s2、s1 & s0的值。
用作解多路复用器的集成电路(IC)
解多路复用器也可以集成电路的形式构建。有几种类型的集成电路可用作解多路复用器。其中一些常见的列在下面:
- 74139 IC用作1×4解多路复用器
- 74237 IC用作1×8解多路复用器
- 74154 IC用作1×16解多路复用器
解多路复用器的优点
解多路复用器的主要优点如下:
- 通过使用解多路复用器,我们可以提高通信系统的效率。
- 解多路复用器可以将不同信号从混合信号流中分离出来。
- 解多路复用器可以解码由多路复用器产生的信号。
解多路复用器的缺点
解多路复用器的主要缺点如下:
- 使用解多路复用器会导致带宽浪费。
- 信号同步可能会导致系统延迟。
解多路复用器的应用
解多路复用器是一种重要的组合逻辑电路,广泛应用于许多应用中。解多路复用器的一些重要用途如下:
- 解多路复用器用于多个输入输出设备的数据路由。
- 解多路复用器用于数字控制系统中,从相互关联的信号流中选择一个信号。
- 解多路复用器也用于同步系统中的数据传输。
- 解多路复用器也用于数据采集系统。
- 解多路复用器可用于生成布尔函数。
- 解多路复用器可用于串并转换器。
- 解多路复用器用于ATM分组的广播。
- 解多路复用器也可用于设计自动测试设备等。
这就是关于解多路复用器、其类型和应用的全部内容。