异步或无时钟 SR 触发器

什么是 SR 触发器？

在数字电子学中，SR 触发器是一种时序逻辑电路，具有两个输入，即 S 和 R，以及两个输出，即 Q 和 Q'。

输入 S 代表“置位”，输入 R 代表“复位”。输出 Q 是触发器的正常输出，Q' 是触发器的反相输出，它是触发器正常输出 Q 的补码。SR 触发器是一种一位存储器件，用于多种数字电子系统。

SR 触发器的基本框图如图 1 所示。

根据时钟信号的有无，SR 触发器可分为两种类型，即同步 SR 触发器和异步 SR 触发器。同步 SR 触发器是在时钟信号激活时才产生输出的触发器。因此，它也称为带时钟的 SR 触发器。

另一方面，异步 SR 触发器是在任何时候将输入应用于电路时都可获得输出的触发器。异步 SR 触发器也称为无时钟 SR 触发器，因为其输出不受时钟信号控制，而仅受应用的输入控制。

正如本文标题所示，这里我们将只讨论异步或无时钟 SR 触发器。

异步 SR 触发器，也称为无时钟 SR 触发器或简称 SR 锁存器，是一种用于存储一位二进制信息的时序逻辑电路。它有两个输入和两个输出。输入是触发器的 S（代表“置位”输入）和 R（代表“复位”输入）。第一个输出是 Q，称为触发器的正常输出，另一个输出是 Q'，称为反相输出。

异步或无时钟 SR 触发器的框图如图 2 所示。

无时钟或异步 SR 触发器可以使用两个交叉耦合的 NOR 门或 NAND 门构建。

现在让我们讨论 SR 触发器的每种构建方式（使用 NOR 门和使用 NAND 门），以及它们的运行和真值表。

如前所述，无时钟 SR 触发器可以使用两个交叉耦合的 NOR 门构建，如图 3 所示。

它有两个输入，即S（置位）和R（复位），以及两个输出，即Q（正常输出）和Q'（反相输出）。

对于 S 和 R 的不同可能输入组合，该异步 SR 触发器的操作如下所述：

当 S = 0 且 R = 0 时 - 在这种情况下，两个 NOR 门的输入都为逻辑 0。因此，对电路的输出没有影响。结果，输出保持其先前状态。无时钟 SR 触发器的这种状态称为“无变化”或“保持状态”。
当 S = 1 且 R = 0 时 - 在这种情况下，NOR 门 A 的输出将变为零，因为输入 S 为逻辑 1。结果，NOR 门 B 的两个输入都变为逻辑 0，因此 NOR 门 B 的输出为逻辑 1，使 Q 等于 1。这称为无时钟 SR 触发器的“置位状态”。
当 S = 0 且 R = 1 时 - 在这种情况下，NOR 门 B 的输出将变为零，因为输入 R 为逻辑 1，即 Q = 0。结果，NOR 门 A 的两个输入都变为逻辑 0，因此 NOR 门 A 的输出为逻辑 1，使 Q' 等于 1 且 Q = 0。这称为无时钟 SR 触发器的“复位状态”。
当 S = 1 且 R = 1 时 - 这称为 SR 触发器的“禁止状态”或“无效状态”，因为这种输入组合迫使两个 NOR 门的输出都变为逻辑 0，这是不可能的。

基于上述描述的操作，无时钟 SR 触发器的真值表如下所示。

我们还可以使用两个交叉耦合的 NAND 门实现无时钟 SR 触发器。使用 NAND 门的异步 SR 触发器如下面的图 4 所示。

可以看出，异步 SR 触发器是低电平有效的 SR 触发器。现在，让我们讨论异步 SR 触发器在不同可能的输入组合下的工作原理。

当 S = 0 且 R = 0 时，即 S' = 1 且 R' = 1 时 - 在这种情况下，两个输入即 S' 和 R' 都为逻辑 1，因此输出保持先前状态。这称为 SR 触发器的保持状态。
当 S = 0 且 R = 1 时，即 S' = 1 且 R' = 0 时 - 在这种情况下，输入 S' 为逻辑 1，输入 R' 为逻辑 0。因此，NAND 门 B 的输出将变为逻辑 1。因此，NAND 门 A 的输出，即 Q 变为逻辑 1。这称为触发器的复位状态。
当 S = 1 且 R = 0 时，即 S' = 0 且 R' = 1 时 - 在这种情况下，输入 S' 为逻辑 0，输入 R' 为逻辑 1。由于输入 S' 为逻辑 0，因此 NAND 门 A 的输出，即 Q 变为逻辑 1。这称为 SR 触发器的置位状态。
当 S = 1 且 R = 1 时，即 S' = 0 且 R' = 0 时 - 在这种情况下，两个输入都为逻辑 0，即两个 NAND 门的输出必须为逻辑 1，这是不允许的，因为输出必须互为补码。这称为触发器的禁止或无效状态。

基于此讨论，我们可以推导出使用 NAND 门实现的异步 SR 触发器的真值表。

这就是数字电子学中异步或无时钟 SR 触发器的全部内容。

打印页面